| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-01-28 10:50 多様な精度の浮動小数点演算回路設計と画像認識への応用に向けて ○栗原宏綺・河野郁也（静岡理工科大）  VLD2025-73 RECONF2025-124 |
|
| 抄録 | （和） | 近年，自動運転やエッジデバイス向けの深層ニューラルネットワーク（DNN）推論では， 限られたハードウェア資源下で高い処理性能を実現するため，8ビット整数（INT8）量子化を用いた実装が広く採用されている． 一方で，INT8量子化は回路規模やメモリ効率に優れる反面，推論精度の低下を招く場合がある． 本研究では，FPGAの特性を活かし，合成時に指数部および仮数部のビット数を指定可能な 低ビット幅浮動小数点演算回路を設計・実装し，INT量子化に代わる設計選択肢としての有効性を検討する． 提案回路を用いてYOLOv3 tinyの推論アクセラレータを構成し，複数の浮動小数点精度における回路規模，推論時間，および推論精度を評価した． |
| （英） | INT8 quantization is widely used in FPGA-based deep neural network inference to reduce circuit area and memory usage; however, it may degrade inference accuracy. In this work, we design low-bit-width floating-point arithmetic units whose exponent and mantissa bit widths are configurable at synthesis time, and implement a YOLOv3 tiny inference accelerator on an FPGA. We evaluate the trade-offs between numerical precision, circuit area, and inference latency, and discuss the feasibility of low-bit-width floating-point arithmetic as an alternative to INT8 quantization. |
|
| キーワード | （和） | FPGA / 物体認識 / YOLOv3 tiny / 浮動小数点演算 / 可変精度演算 / 推論アクセラレータ / / |
| （英） | FPGA / Object Detection / YOLOv3 tiny / Floating-Point Arithmetic / Variable Precision / Inference Accelerator / / | |
| 文献情報 | 信学技報, vol. 125, no. 342, RECONF2025-124, pp. 33-38, 2026年1月. | |
| 資料番号 | RECONF2025-124 | |
| 発行日 | 2026-01-20 (VLD, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2025-73 RECONF2025-124 |
|
| 研究会情報 | |
| 研究会 | RECONF VLD |
| 開催期間 | 2026-01-27 - 2026-01-28 |
| 開催地（和） | キオクシア 横浜テクノロジーキャンパス Flagship棟 |
| 開催地（英） | |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2026-01-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 多様な精度の浮動小数点演算回路設計と画像認識への応用に向けて |
| サブタイトル（和） | |
| タイトル（英） | FPGA-Based Design of Multi-Precision Floating-Point Arithmetic Units for Image Recognition Applications |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 物体認識 / Object Detection |
| キーワード(3)（和/英） | YOLOv3 tiny / YOLOv3 tiny |
| キーワード(4)（和/英） | 浮動小数点演算 / Floating-Point Arithmetic |
| キーワード(5)（和/英） | 可変精度演算 / Variable Precision |
| キーワード(6)（和/英） | 推論アクセラレータ / Inference Accelerator |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 栗原 宏綺 / Hiroki Kurihara / クリハラ ヒロキ |
| 第1著者 所属（和/英） | 静岡理工科大学 (略称： 静岡理工科大) Shizuoka Institute of Science and Technology (略称： SIST) |
| 第2著者 氏名（和/英/ヨミ） | 河野 郁也 / Fumiya Kono / コウノ フミヤ |
| 第2著者 所属（和/英） | 静岡理工科大学 (略称： 静岡理工科大) Shizuoka Institute of Science and Technology (略称： SIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-01-28 10:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2025-73, RECONF2025-124 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.341(VLD), no.342(RECONF) |
| ページ範囲 | pp.33-38 |
| ページ数 | 6 |
| 発行日 | 2026-01-20 (VLD, RECONF) |
[研究会発表申込システムのトップページに戻る]