| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-02-17 16:00 CMOS回路の劣化対策に関する研究 ○酒井遥風・三浦幸也（都立大）  DC2025-122 |
|
| 抄録 | （和） | 集積回路の微細化が進むにつれ，NBTIやPBTI，CHCと呼ばれるMOSトランジスタの劣化による集積回路の信頼性の低下が問題となっている．具体的には，トランジスタが劣化することにより回路の伝搬遅延時間が増加し，その結果，本来の動作速度より遅くなる．これにより，同期式回路においては正しい論理値の取り込みや出力ができなくなり，故障動作になる可能性が高まる．本研究では，DSCT（Driving strength controlled transistor）と呼ばれる回路を使用して，劣化による遅延時間の増加への対策方法を検討する．DSCTは，回路の使用中に動的にトランジスタのチャネル幅を変更することができ，ゲートに流れるドレイン電流量を増加させることができる．その結果，ゲートの駆動力が増加し，劣化により増加した遅延時間を改善させることができる．本研究の初期段階としてDSCTの効果的な使用方法についてゲート回路単体で検討し，シミュレーションによりその有効性を確認した． |
| （英） | As integrated circuits continue to scale, reliability degradation caused by aging effects such as NBTI, PBTI, and CHC has become a critical issue. Transistor degradation increases propagation delay, which can lead to timing failures in synchronous circuits. This study investigates a mitigation technique using Driving Strength Controlled Transistor (DSCT), which dynamically adjust transistor channel width during operation to enhance gate driving strength. By increasing the drain current, DSCT compensates for delay degradation caused by aging. The effectiveness of the proposed approach at gate circuits is evaluated through circuit-level simulations. | |
| キーワード | （和） | DSCT / 集積回路 / 経年劣化 / 伝搬遅延 / 劣化対策 / / / |
| （英） | DSCT / Integrated Circuits / Aging Degradation / Propagation Delay / Reliability Enhancement / / / | |
| 文献情報 | 信学技報, vol. 125, no. 352, DC2025-122, pp. 65-70, 2026年2月. | |
| 資料番号 | DC2025-122 | |
| 発行日 | 2026-02-10 (DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2025-122 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2026-02-17 - 2026-02-17 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2026-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | CMOS回路の劣化対策に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | A study on countermeasures against degradation of CMOS circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | DSCT / DSCT |
| キーワード(2)（和/英） | 集積回路 / Integrated Circuits |
| キーワード(3)（和/英） | 経年劣化 / Aging Degradation |
| キーワード(4)（和/英） | 伝搬遅延 / Propagation Delay |
| キーワード(5)（和/英） | 劣化対策 / Reliability Enhancement |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 酒井 遥風 / Haruka Sakai / サカイ ハルカ |
| 第1著者 所属（和/英） | 東京都立大学 (略称： 都立大) Tokyo Metropolitan University (略称： Tokyo Metropolitan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 三浦 幸也 / Yukiya Miura / ミウラ ユキヤ |
| 第2著者 所属（和/英） | 東京都立大学 (略称： 都立大) Tokyo Metropolitan University (略称： Tokyo Metropolitan Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-02-17 16:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2025-122 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.352 |
| ページ範囲 | pp.65-70 |
| ページ数 | 6 |
| 発行日 | 2026-02-10 (DC) |
[研究会発表申込システムのトップページに戻る]