| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-03-06 14:15 Agile-Chipプラットフォームのディジタル設計フローの自動化 ○天野英晴・小菅敦丈・島本直伸・最上 徹・落合幸徳・角 博文・井上友里恵・池田 誠・三田吉郎（東大）  VLD2025-108 HWS2025-104 ICD2025-119 |
|
| 抄録 | （和） | ASIC の設計・製造には多大なコストと長い時間が必要であるため、学生実験には不向きである。そこで 我々は、Agile-Chip Platform と呼ぶ短納期・低コストの Structured-ASIC 設計・製造手法を用い、迅速かつ安価に完了 できる学生実験を提案し、簡単なリングオシレータを設計・試作する演習を試行した。この実験は、電子回路に関す る知識が比較的少なくても実施でき、学生が容易にチップ実装を体験できる一方で、実用的なディジタル IC の設計フ ローからは大きく隔たっている。本報告では、Agile-Chip Platform を用いてゲートアレイ上にディジタル論理回路を実 装し、それらを組み込み RISC-V CPU に接続して、機能検証できる小規模なシステム・オン・チップ（SoC）を構築し た実験について報告する。ゲートアレイに実装する回路は、HDL 記述、論理合成、自動レイアウトという標準的なフ ローで設計できる。現行の Agile-Chip Platform では配線（インターコネクト）を 5 層のメタル層のみで行うため、自動 配線（自動ルーティング）段階でいくつかの課題が生じるが、tcl のスクリプトにより自動的に解決可能である。2025 年 8 月に実施した試行では、6 名の参加者がそれぞれ独立に自分の回路を 3 日以内に設計・実装した。2 週間後、パッ ケージ化されたチップを専用デバッグボード上で評価し、5 種類のチップが設計どおりに動作することを確認した。 |
| （英） | Because ASIC design and fabrication require substantial cost and long lead times, they are not well suited to student laboratory courses. To address this issue, we proposed a student experiment that can be completed rapidly and at low cost by using a short-turn, low-cost Structured-ASIC design and fabrication approach that we call the Agile-Chip Platform, and we piloted an exercise in which students design and fabricate a simple ring oscillator. This experiment can be carried out with relatively little knowledge of electronic circuits and enables students to easily experience chip implementation; however, it remains far from the full design process of a practical digital IC. In this report, we describe an experiment in which we used the Agile-Chip Platform to implement digital logic circuits on a gate array, connect them to an embedded RISC-V CPU, and build a small-scale system-on-a-chip (SoC) that can be powered on and functionally verified. The circuits implemented on the gate array can be designed using a standard flow―from HDL description, through logic synthesis, to automatic layout. Because the current Agile-Chip Platform performs interconnect wiring using only five metal layers, some challenges arise during the automatic routing stage; however, these can be automatically resolved using TCL scripts. In a trial conducted in August 2025, six participants independently designed and implemented their own circuits within three days. Two weeks later, the packaged chips were evaluated on a dedicated debug board, and five different chips were confirmed to operate as designed. |
|
| キーワード | （和） | 半導体入門教育実験 / ミニマルファブ / Agile設計 / / / / / |
| （英） | Student Lab for beginners of Semiconductor education / Minimal Fab. / Agile design / / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 382, VLD2025-108, pp. 181-186, 2026年3月. | |
| 資料番号 | VLD2025-108 | |
| 発行日 | 2026-02-25 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2025-108 HWS2025-104 ICD2025-119 |
|
| 研究会情報 | |
| 研究会 | ICD HWS VLD |
| 開催期間 | 2026-03-04 - 2026-03-07 |
| 開催地（和） | みんなの貸会議室 那覇旭町店404会議室 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2026-03-ICD-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | Agile-Chipプラットフォームのディジタル設計フローの自動化 |
| サブタイトル（和） | |
| タイトル（英） | Automation of the Digital Design Flow for the Agile-Chip Platform |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 半導体入門教育実験 / Student Lab for beginners of Semiconductor education |
| キーワード(2)（和/英） | ミニマルファブ / Minimal Fab. |
| キーワード(3)（和/英） | Agile設計 / Agile design |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小菅 敦丈 / Atsutake Kosuge / コスゲ アツタケ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 島本 直伸 / Naonobu Shimamoto / シマモト ナオノブ |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 最上 徹 / Tohru Mogami / モガミ トオル |
| 第4著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 落合 幸徳 / Yukinori Ochiai / |
| 第5著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 角 博文 / Hirofumi Sumi / スミ ヒロフミ |
| 第6著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第7著者 氏名（和/英/ヨミ） | 井上 友里恵 / Yurie Inoue / イノウエ ユリエ |
| 第7著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第8著者 氏名（和/英/ヨミ） | 池田 誠 / Makoto Ikeda / |
| 第8著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第9著者 氏名（和/英/ヨミ） | 三田 吉郎 / Yosiro Mita / ミタ ヨシロウ |
| 第9著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-03-06 14:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2025-108, HWS2025-104, ICD2025-119 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.382(VLD), no.383(HWS), no.384(ICD) |
| ページ範囲 | pp.181-186 |
| ページ数 | 6 |
| 発行日 | 2026-02-25 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]