| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-03-06 13:25 P4スイッチとサーバを組み合わせたUPFノードのためのスイッチ内ルールキャッシュの設計 ○若美直希・吉仲佑太郎・武政淳二・小泉佑揮（阪大）・長谷川 亨（島根大）  NS2025-323 |
|
| 抄録 | （和） | 100万規模のフローを1Tビット/秒級で処理可能なUser Plane Function（UPF）が求められている。プログラマブルスイッチを用いた実装が有望であるが、スイッチASICのメモリ制約により、フローに対応する転送ルールを同時に全て保持することはできない。このため、筆者らはCPUサーバに全ルールを保持し、通信中フローのルールをスイッチにキャッシュするUPFノードを開発している。これまでに、スイッチ上で頻繁なルール置換がコントロールプレーンCPUを律速させることを明らかにした。これに対し、スイッチASIC上でルールキャッシュの実現が有望であるが、順方向パイプラインのメモリアクセスやメモリのアクセス幅の制約により、その設計は自明ではない。そこで本稿では、スイッチとサーバへの適切な機能分離に基づき、ASIC上で置換をサポート可能なルールキャッシュシステムを設計するとともに、Tofinoスイッチと3GPP準拠の5Gコアを統合した実装に基づき、テラビット/秒の実現可能性を議論する。 |
| （英） | A User Plane Function (UPF) that can process millions of flows at terabit-class throughput is essential to satisfy 5G performance requirements. Programmable switches can achieve high throughput, but cannot accommodate a large number of flows due to its small memory capacity. To overcome this constraint, the authors are developing the hybrid UPF node, where the switch caches and processes only a small set of active flows, and CPU servers hold all the flows. We have identifies that frequent rule replacements make control plane CPUs bottleneck at the switch. Realizing rule caches fully on switch ASIC is promising; however, the ASIC inherent constraints of feed forward pipeline-based memory accesses and memory width make this design challenging. In this paper, we design a rule cache system fully operating on the switch ASIC, through appropriate function splitting in switch and server. We finally implement the prototype UPF node with a Tofino switch and CPU server running GPP-compliant 5G core software, and discuss the feasibility of terabit-class throughput. | |
| キーワード | （和） | 5G / ユーザプレーン機能 / プログラマブルスイッチ / CPUサーバ / / / / |
| （英） | 5G / User plane function (UPF) / Programmable switch / CPU server / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 385, NS2025-323, pp. 597-602, 2026年3月. | |
| 資料番号 | NS2025-323 | |
| 発行日 | 2026-02-25 (NS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NS2025-323 |
|
| 研究会情報 | |
| 研究会 | IN NS |
| 開催期間 | 2026-03-04 - 2026-03-06 |
| 開催地（和） | 沖縄県市町村自治会館 |
| 開催地（英） | Okinawa-Ken Shichoson Jichi Kaikan |
| テーマ（和） | 一般 |
| テーマ（英） | General |
| 講演論文情報の詳細 | |
| 申込み研究会 | NS |
| 会議コード | 2026-03-IN-NS |
| 本文の言語 | 日本語 |
| タイトル（和） | P4スイッチとサーバを組み合わせたUPFノードのためのスイッチ内ルールキャッシュの設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of In-Switch Rule Caching for a UPF Node with a P4 Switch and a Server |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 5G / 5G |
| キーワード(2)（和/英） | ユーザプレーン機能 / User plane function (UPF) |
| キーワード(3)（和/英） | プログラマブルスイッチ / Programmable switch |
| キーワード(4)（和/英） | CPUサーバ / CPU server |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 若美 直希 / Naoki Wakami / ワカミ ナオキ |
| 第1著者 所属（和/英） | 大阪大学 (略称： 阪大) The University of Osaka (略称： UOsaka) |
| 第2著者 氏名（和/英/ヨミ） | 吉仲 佑太郎 / Yutaro Yoshinaka / ヨシナカ ユウタロウ |
| 第2著者 所属（和/英） | 大阪大学 (略称： 阪大) The University of Osaka (略称： UOsaka) |
| 第3著者 氏名（和/英/ヨミ） | 武政 淳二 / Junji Takemasa / タケマサ ジュンジ |
| 第3著者 所属（和/英） | 大阪大学 (略称： 阪大) The University of Osaka (略称： UOsaka) |
| 第4著者 氏名（和/英/ヨミ） | 小泉 佑揮 / Yuki Koizumi / コイズミ ユウキ |
| 第4著者 所属（和/英） | 大阪大学 (略称： 阪大) The University of Osaka (略称： UOsaka) |
| 第5著者 氏名（和/英/ヨミ） | 長谷川 亨 / Toru Hasegawa / ハセガワ トオル |
| 第5著者 所属（和/英） | 島根大学 (略称： 島根大) Shimane University (略称： Shimane Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-03-06 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NS |
| 資料番号 | NS2025-323 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.385 |
| ページ範囲 | pp.597-602 |
| ページ数 | 6 |
| 発行日 | 2026-02-25 (NS) |
[研究会発表申込システムのトップページに戻る]