| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-03-07 11:25 耐量子計算機署名QR-UOVの低遅延ハードウェアに関する検討 ○菅井廉真・天笠 博（東北大）・上野 嶺（京大）・本間尚文（東北大）  VLD2025-118 HWS2025-114 ICD2025-129 |
|
| 抄録 | （和） | 本稿では，耐量子計算機署名QR-UOV の低遅延ハードウェアを提案する．QR-UOV は多変数多項式暗号に基づく耐量子署名方式であり，現在NIST 耐量子計算機暗号標準化コンペティションにおいて第2ラウンド候補の14方式に選出されている．提案ハードウェアでは，鍵生成・署名生成・検証に関わる多項式行列・ベクトル乗算をシストリックアレイにより並列実行することで，高速な動作を実現する．本稿では，提案ハードウェアをFPGA 上に実装し，その性能（遅延および消費リソース）を評価する．合成結果から，提案するQR-UOV ハードウェアは，$6times 6$シストリックアレイにおいて高位合成による参照実装と比較して鍵生成が34.4倍の高速化を達成することを示す． |
| （英） | This paper proposes a low-latency hardware architecture for QR-UOV, a post-quantum signature scheme. QR-UOV is based on Multivariate Quadratic (MQ) cryptography and is currently selected as one of the 14 second-round candidates in the NIST Post-Quantum Cryptography (PQC) Standardization Process. To achieve high-speed operation, the proposed hardware utilizes a systolic array to parallelize the polynomial matrix-vector multiplications involved in key generation, signature generation, and verification. We implemented the proposed architecture on an FPGA and evaluated its performance in terms of latency and resource utilization. Experimental results demonstrate that the proposed QR-UOV hardware, configured with a $6 times 6$ systolic array, achieves a $34.4times$ speedup in key generation compared to a reference implementation using High-Level Synthesis (HLS). | |
| キーワード | （和） | 耐量子計算機暗号 / ディジタル署名 / FPGA / QR-UOV / / / / |
| （英） | Post-Quantum Cryptography / Digital Signature / FPGA / QR-UOV / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 383, HWS2025-114, pp. 237-242, 2026年3月. | |
| 資料番号 | HWS2025-114 | |
| 発行日 | 2026-02-25 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2025-118 HWS2025-114 ICD2025-129 |
|
| 研究会情報 | |
| 研究会 | ICD HWS VLD |
| 開催期間 | 2026-03-04 - 2026-03-07 |
| 開催地（和） | みんなの貸会議室 那覇旭町店404会議室 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | HWS |
| 会議コード | 2026-03-ICD-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 耐量子計算機署名QR-UOVの低遅延ハードウェアに関する検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Low-Latency Hardware for Post-Quantum Signature QR-UOV |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 耐量子計算機暗号 / Post-Quantum Cryptography |
| キーワード(2)（和/英） | ディジタル署名 / Digital Signature |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | QR-UOV / QR-UOV |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 菅井 廉真 / Renma Sugai / スガイ レンマ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 天笠 博 / Hiroshi Amagasa / アマガサ ヒロシ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 上野 嶺 / Rei Ueno / ウエノ レイ |
| 第3著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 本間 尚文 / Naofumi Homma / ホンマ ナオフミ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-03-07 11:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | HWS |
| 資料番号 | VLD2025-118, HWS2025-114, ICD2025-129 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.382(VLD), no.383(HWS), no.384(ICD) |
| ページ範囲 | pp.237-242 |
| ページ数 | 6 |
| 発行日 | 2026-02-25 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]