ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2026-06-12 10:20
スケーラブル全結合型イジングマシン構造を活用した高精度化(相互作用の多ビット化)システム
河原尊之東京理科大CAS2026-17 VLD2026-17 MSS2026-17
抄録 (和) 本報告では、スピン数(容量)と相互作用ビット幅(精度)を同時に拡張可能な新構造全結合イジングマシンである「Dual Scalable Annealing Processing System(DSAPS)」を提案・実装・評価した。DSAPSは、スピン数を拡張する高容量構造と、相互作用をビットごとに分割してビットシフト及び加算する高精度構造を独立かつ併用可能に統合することで、全結合イジングモデルの利便性を保ちながら「扱える問題サイズ」と「計算精度」を両立する点が特徴である。実装は22nm CMOSで製造したAchip(1チップ=512スピン・4ビット相互作用)36個と制御用FPGAを単一ボード上に搭載し、以下を実現した:DSAPS #1:2048スピン・10ビット相互作用、DSAPS #2:1024スピン・37ビット相互作用。評価では、MAX‑CUTおよび0‑1ナップサックなどに適用し、既知最良解比で99%以上の精度を確認した。これにより、相互作用の多ビット化による高精度化手法が実用的であることを示し、ASICベースのエッジ向け高効率最適化基盤としての応用が期待される。 
(英) This report proposes, implements, and evaluates a novel Ising‑machine architecture, the Dual Scalable Annealing Processing System (DSAPS), which simultaneously scales the number of spins (capacity) and the bit‑width of interactions (precision). DSAPS integrates a high‑capacity structure that expands spin count with a high‑precision structure that partitions interaction bits and recombines them via bit‑shifts and additions, enabling direct mapping of combinatorial optimization problems onto a fully connected Ising model while balancing problem size and solution accuracy. The system was implemented on a single board containing thirty‑six 22 nm CMOS Achips (each handling 512 spins and 4‑bit interactions) and one control FPGA, realizing: DSAPS #1: 2048 spins with 10‑bit interactions, DSAPS #2: 1024 spins with 37‑bit interactions. Evaluation on scaled MAX‑CUT and 0‑1 knapsack instances demonstrated solution accuracy exceeding 99% relative to known best solutions, confirming the practicality of multi‑bit interaction synthesis. DSAPS therefore offers a promising ASIC‑based, low‑power, high‑throughput edge computing platform for complex real‑world combinatorial optimization.
キーワード (和) 全結合イジングマシン / 高精度 / 相互作用 / 22nm CMOS / / / /  
(英) Fully coupled Ising machine / high precision / interaction / 22nm CMOS / / / /  
文献情報 信学技報, vol. 126, no. 63, CAS2026-17, pp. 91-96, 2026年6月.
資料番号 CAS2026-17 
発行日 2026-06-04 (CAS, VLD, MSS) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CAS2026-17 VLD2026-17 MSS2026-17

研究会情報
研究会 MSS CAS VLD  
開催期間 2026-06-11 - 2026-06-12 
開催地(和) 沖縄県青年会館 会議室(梯梧の間(2F)) 
開催地(英)  
テーマ(和) システムデザイン技術および一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CAS 
会議コード 2026-06-MSS-CAS-VLD 
本文の言語 日本語 
タイトル(和) スケーラブル全結合型イジングマシン構造を活用した高精度化(相互作用の多ビット化)システム 
サブタイトル(和)  
タイトル(英) Improving accuracy (multi-bit interaction) system using a scalable fully coupled Ising machine structure 
サブタイトル(英)  
キーワード(1)(和/英) 全結合イジングマシン / Fully coupled Ising machine  
キーワード(2)(和/英) 高精度 / high precision  
キーワード(3)(和/英) 相互作用 / interaction  
キーワード(4)(和/英) 22nm CMOS / 22nm CMOS  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 河原 尊之 / Takayuki Kawahara / カワハラ タカユキ
第1著者 所属(和/英) 東京理科大学 (略称: 東京理科大)
Tokyo University of Science (略称: TUS)
第2著者 氏名(和/英/ヨミ) / /
第2著者 所属(和/英) (略称: )
(略称: )
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2026-06-12 10:20:00 
発表時間 25分 
申込先研究会 CAS 
資料番号 CAS2026-17, VLD2026-17, MSS2026-17 
巻番号(vol) vol.126 
号番号(no) no.63(CAS), no.64(VLD), no.65(MSS) 
ページ範囲 pp.91-96 
ページ数
発行日 2026-06-04 (CAS, VLD, MSS) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会