| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2026-08-06 11:15 UNSATコアを用いたゲート網羅故障検出率向上のための制御ポイント挿入手法 ○向後洋人・細川利典（日大）・吉村正義（京都産大）  CPSY2026-21 DC2026-21 RECONF2026-21 |
|
| 抄録 | （和） | 近年，集積回路の高集積化・複雑化に伴い，従来の信号線に故障を仮定した故障モデルのテストでは検出不能なセル内欠陥の存在が指摘されている．セル内欠陥を網羅的に検出するためにゲート網羅故障モデルが提案されている．しかしながら，回路内の再収斂構造によりテスト不能故障が生じやすく，故障検出率が低いという問題がある．この問題への対策として制御ポイント挿入を用いて解決を図る．本論文では，テスト不能故障を用いたUNSATコア抽出により効果的にテスト不能の原因となっている箇所を絞り込み，制御ポイントを挿入する手法を提案する．ISCAS’89ベンチマーク回路の実験結果は全信号線の2%への制御ポイント挿入によりゲート網羅故障検出率が平均9.46%増加し，テスト不能故障数を平均67.15%削減することを示した． |
| （英） | In recent years, as integrated circuits have become increasingly dense and complex, it has been observed that there exist cell-internal defects that cannot be detected by conventional fault models based on signal-line faults. To comprehensively detect such cell-internal defects, the gate-exhaustive fault testing has been proposed. However, this fault model suffers from low fault coverage because re-convergent structures within the circuit frequently give rise to untestable faults. To address this issue, we employ a control-point insertion technique. In this paper, we propose a method that effectively identifies specific locations that cause untestable faults by extracting UNSAT cores derived from those untestable faults, and then inserting control points into the identified locations. Experimental results on ISCAS’89 benchmark circuits demonstrate that inserting control points at only 2% of all signal lines increases the gate-exhaustive fault coverage by 9.46% on average and reduces the number of untestable faults by 67.15% on average. | |
| キーワード | （和） | ゲート網羅故障 / テスト容易化設計 / 制御ポイント / UNSATコア / / / / |
| （英） | gate-exhaustive faults / design for testability / control points / UNSAT core / / / / | |
| 文献情報 | 信学技報, vol. 126, no. 141, DC2026-21, pp. 25-30, 2026年8月. | |
| 資料番号 | DC2026-21 | |
| 発行日 | 2026-07-30 (CPSY, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2026-21 DC2026-21 RECONF2026-21 |
|
| 研究会情報 | |
| 研究会 | CPSY DC RECONF IPSJ-ARC |
| 開催期間 | 2026-08-05 - 2026-08-07 |
| 開催地（和） | 飛騨・世界生活文化センター（通称：飛騨センター） |
| 開催地（英） | Hida Earth Wisdom Center |
| テーマ（和） | SWoPP2026: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2026: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2026-08-CPSY-DC-RECONF-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | UNSATコアを用いたゲート網羅故障検出率向上のための制御ポイント挿入手法 |
| サブタイトル（和） | |
| タイトル（英） | A Control Point Insertion Method to Increase Gate-Exhaustive Fault Coverage Using UNSAT Cores |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ゲート網羅故障 / gate-exhaustive faults |
| キーワード(2)（和/英） | テスト容易化設計 / design for testability |
| キーワード(3)（和/英） | 制御ポイント / control points |
| キーワード(4)（和/英） | UNSATコア / UNSAT core |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 向後 洋人 / Hiroto Kogo / コウゴ ヒロト |
| 第1著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ) |
| 第2著者 氏名（和/英/ヨミ） | 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ |
| 第2著者 所属（和/英） | 日本大学 (略称： 日大) Nihon University (略称： Nihon Univ) |
| 第3著者 氏名（和/英/ヨミ） | 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ |
| 第3著者 所属（和/英） | 京都産業大学 (略称： 京都産大) Kyoto Sangyo University (略称： Kyoto Sangyo Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2026-08-06 11:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | CPSY2026-21, DC2026-21, RECONF2026-21 |
| 巻番号（vol） | vol.126 |
| 号番号（no） | no.140(CPSY), no.141(DC), no.142(RECONF) |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2026-07-30 (CPSY, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]