| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD | 2017-03-02 15:00 |
沖縄 | 沖縄県青年会館 | マルチ・ドメイン・スキュー割り当てを考慮した資源割り当てとドメイン分割 ○李 暁光・金子峰雄（北陸先端大）  VLD2016-118 |
データパス回路において，レジスタへのクロック信号到着時刻をずらすことにより，動作速度の向上が図れる．また，精度を要するス... [more] | VLD2016-118 pp.85-90 |
| VLD | 2016-02-29 15:50 |
沖縄 | 沖縄県青年会館 | コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成 ○呉 政訓・金子峰雄（北陸先端大） VLD2015-116 |
近年，半導体デバイスの微細化が進み，それに伴ったソフトエラーによるVLSIの信頼性低下が問題となっている．本研究では，単... [more] | VLD2015-116 pp.31-36 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-28 16:00 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 遅延ばらつき許容量を最適化するRDRアーキテクチャ向け高位合成手法 ○萩尾勇太・柳澤政生・戸川 望（早大） VLD2014-103 DC2014-57 |
本稿では，遅延ばらつきの許容量を調整でき，なおかつレイテンシが増大しない範囲内で遅延ばらつき許容量を最大化するRDRアー... [more] | VLD2014-103 DC2014-57 pp.209-214 |
| DC | 2014-06-20 16:00 |
東京 | 機械振興会館 | テスト環境生成結果を用いた階層テスト容易化バインディング法 ○西間木 淳・細川利典（日大）・藤原秀雄（阪学院大） DC2014-16 |
効率的な順序回路テスト生成法として機能レジスタ転送レベルの回路情報を利用した階層テスト生成法が提案されている．機能レジス... [more] | DC2014-16 pp.39-44 |
| VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 17:00 |
神奈川 | 慶応義塾大学(日吉) | フロアプランを考慮した高位合成のための高速なモジュール配置手法 ○佐藤 亘・大智 輝・戸川 望・柳澤政生・大附辰夫（早大） VLD2008-107 CPSY2008-69 RECONF2008-71 |
近年のLSI設計プロセスの微細化に伴い，配線遅延がゲート遅延に対し相対的に増加してきている．そのため，高位合成の段階にお... [more] | VLD2008-107 CPSY2008-69 RECONF2008-71 pp.93-98 |
| VLD, DC, IPSJ-SLDM (共催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2008-11-19 10:25 |
福岡 | 北九州学術研究都市 | レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法 ○遠藤哲弥・大智 輝・戸川 望・柳澤政生・大附辰夫（早大） VLD2008-84 DC2008-52 |
リソース共有型の高位合成において，バインディング結果として演算器やレジスタの入力側にマルチプレクサが挿入される．マルチプ... [more] | VLD2008-84 DC2008-52 pp.145-150 |
[研究会発表申込システムのトップページに戻る]