電子情報通信学会技術研究報告

Print edition: ISSN 0913-5685
Online edition: ISSN 2432-6380

vol. 105, no. 2

集積回路

[PREV] [NEXT]

ICD2005-13
低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
○辻　高晴（ルネサステクノロジ）・谷崎弘晃（ルネサスデバイスデザイン）・石川正敏・大谷　順・山口雄一郎・上野修一・大石　司・日高秀人（ルネサステクノロジ）
pp. 1 - 6

ICD2005-14
高密度低消費電力FeRAMメモリセルアーキテクチャー
○三木　隆・平野博茂・坂上雅彦・中熊哲治・山岡邦吏・岩成俊一・村久木康夫・五寳　靖・藤井英治（松下電器）
pp. 7 - 12

ICD2005-15
高速大容量混載 DRAM Pre-Fuse Wafer-Level テストのための Burst-Cycle Data圧縮方式
○福田　良・小林謙二（東芝）・赤松正志・開発　実・田村　淳・谷口一雄（ソニー）・渡辺陽二（東芝）
pp. 13 - 17

ICD2005-16
1.5nsアクセス時間0.25μm CMOS/SIMOX SRAMマクロセル ～ デュアルワード線による高速化と低電力化 ～
○柴田信太郎・石原隆子（NTT）・栗田茂弘・沖山秀臣（NEL）
pp. 19 - 24

ICD2005-17
バンク型多ポートメモリによる並列プロセッサ用キャッシュメモリの設計
○上口　光・朱　兆旻（広島大）・平川　泰（広島市大）・マタウシュ ハンス ユルゲン・小出哲士（広島大）・弘中哲夫・谷川一哉（広島市大）
pp. 25 - 30

ICD2005-18
電荷収集と寄生バイポーラ効果を考慮したSRAMの中性子ソフトエラー解析
○長田健一（日立）・北井直樹（日立超LSIシステムズ）・蒲原史朗（ルネサステクノロジ）・河原尊之（日立）
pp. 31 - 36

ICD2005-19
中性子ソフトエラーシミュレーションの新展開
○上村大樹・戸坂義春・芦澤芳夫・岡　秀樹・佐藤成生（富士通研）
pp. 37 - 42

今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。