電子情報通信学会技術研究報告

Print edition: ISSN 0913-5685      Online edition: ISSN 2432-6380

Volume 112, Number 203

リコンフィギャラブルシステム

開催日 2012-09-18 - 2012-09-19 / 発行日 2012-09-11

[PREV] [NEXT]

[TOP] | [2009] | [2010] | [2011] | [2012] | [2013] | [2014] | [2015] | [Japanese] / [English]

[PROGRAM] [BULK PDF DOWNLOAD]


目次

RECONF2012-24
FPGAによる動画ブレ補正処理の実装
○矢葺 徹・山口佳樹・児玉祐悦(筑波大)
pp. 1 - 6

RECONF2012-25
ベクタプロセッサVeniceを用いた道路標識認識システムの構築
○杉田善哉・富澤友樹・福井正博(立命館大)
pp. 7 - 12

RECONF2012-26
動的再構成可能回路におけるJPEGエンコーダ設計改良とその評価
○澤野 肇・荒木統行・神戸尚志(近畿大)
pp. 13 - 18

RECONF2012-27
FPGAを用いた柔軟な音色合成の検証
○落合 優・山口佳樹・児玉祐悦(筑波大)
pp. 19 - 24

RECONF2012-28
PSoCを用いたリチウムイオン蓄電池の残量予測回路の実装と評価
○藤本政士・井上達也・林 磊・福井正博(立命館大)
pp. 25 - 30

RECONF2012-29
[招待講演]耐タンパ暗号回路のLSI設計手法
○藤野 毅・汐崎 充・久保田貴也(立命館大)・吉川雅弥(名城大)
pp. 31 - 36

RECONF2012-30
Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計
○張山昌論・小松与志也・亀山充隆(東北大)
pp. 37 - 42

RECONF2012-31
ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ
○張山昌論・小松与志也・亀山充隆(東北大)
pp. 43 - 47

RECONF2012-32
少構成メモリ論理セルCOGREを用いた小面積論理クラスタ構造の一提案
○高橋知也・井上万輝・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大)
pp. 49 - 54

RECONF2012-33
チップレベルのリコンフィギャラブル技術:Castle of Chips
○天野英晴(慶大)
pp. 55 - 60

RECONF2012-34
FPGAにおける細粒度動的部分再構成機構の検討
○上田晋寛・河本尚輝・土肥慶亮・柴田裕一郎・小栗 清(長崎大)
pp. 61 - 66

RECONF2012-35
再構成速度調整アナログビットを含む光再構成型ゲートアレイのコンテキスト重ね合わせによる構成高速化手法
○余座貴志・渡邊 実(静岡大)
pp. 67 - 71

RECONF2012-36
動画像形状検出処理における動的部分再構成による省電力効果の検討
○河本尚輝・上田晋寛・土肥慶亮・柴田裕一郎・小栗 清(長崎大)
pp. 73 - 78

RECONF2012-37
FPGAを用いた液晶用ガラス欠損検出システムの高速化
○松山圭輔・孟 林・天井康夫・山崎勝弘(立命館大)
pp. 79 - 84

RECONF2012-38
高速動的再構成型ビジョンチップアーキテクチャによるアナログ画像検出
○上窪勇貴・渡邊 実・川人祥二(静岡大)
pp. 85 - 88

RECONF2012-39
FPGA/GPUアクセラレータを有する高性能計算向けヘテロジニアスプラットフォームと2-DFDTDへの応用
○張山昌論・ハシタ ムトゥマラ ウィシディスーリヤ・武井康浩・亀山充隆(東北大)
pp. 89 - 93

RECONF2012-40
密結合FPGAクラスタの試作と格子ボルツマン計算の実装
○佐野健太郎・高野芳彰・鈴木隼人・千葉諒太郎・山本 悟(東北大)
pp. 95 - 100

RECONF2012-41
A Design Framework for Reconfigurable IPs with VLSI CADs
○Qian Zhao・Kazuki Inoue・Motoki Amagasaki・Masahiro Iida・Toshinori Sueyoshi(Kumamoto Univ.)
pp. 101 - 106

RECONF2012-42
粗粒度動的再構成回路における回路自動生成の手法と評価
○荒木統行・神戸尚志(近畿大)
pp. 107 - 112

RECONF2012-43
PSoCを用いたリチウムイオン蓄電池の劣化抑制型急速充電システムの実装と評価
○青木智志・平田崇人・福井正博(立命館大)
pp. 113 - 118

RECONF2012-44
MPUとROWシフト法に基づくインデックス生成器を用いたウイルス検出エンジンについて
○中原啓貴(鹿児島大)・笹尾 勤・松浦宗寛(九工大)
pp. 119 - 124

RECONF2012-45
FPGAシステムのソフトエラー耐性評価におけるブートストラップ法による高速化
○高野光平・一ノ宮佳裕・尼崎太樹・久我守弘・飯田全広・末吉敏則(熊本大)
pp. 125 - 130

注: 本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.


IEICE / 電子情報通信学会