Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2012] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [Japanese] / [English]
CPSY2015-1
Redundant Configuration on FPGA with Rejuvenation for Real Time Applications
○Aromhack Saysanasongkham・Satoshi Fukumoto（Tokyo Metropolitan Univ.）
pp. 1 - 6
CPSY2015-2
重力計算アプリケーションのPEACH2へのオフローディング
○鶴田千晴・久原拓也（慶大）・三木洋平（筑波大）・天野英晴（慶大）
pp. 7 - 12
CPSY2015-3
時間遅れのないn-フォールトトレラント制御システムの一提案
○岩井仁司
pp. 13 - 18
CPSY2015-4
誘導結合チップ間通信を用いた共有バスアーキテクチャ
○野村明生・藤田 悠・松谷宏紀・天野英晴（慶大）
pp. 19 - 24
CPSY2015-5
FPGAベースのソーティングアクセラレータの設計と実装
○小林諒平・吉瀬謙二（東工大）
pp. 25 - 30
CPSY2015-6
NoCとインターネットを接続するIP-NoCトランスレータ
○柏木直諒・松谷宏紀（慶大）
pp. 31 - 36
CPSY2015-7
グラフ処理向けCGRA in Cacheの提案
○竹内昌平・TRAN Thi Hong・高前田伸也・中島康彦（奈良先端大）
pp. 37 - 41
CPSY2015-8
センサの知能化に適したプロセッサアーキテクチャの考察
○檜原弘樹・岩崎 晃（東大）・橋本昌宜（阪大/JST）・越智裕之（立命館大/JST）・密山幸男（高知工科大/JST）・小野寺秀俊（京大/JST）・神原弘之（京都高度技研/JST）・若林一敏・杉林直彦・竹中 崇・波田博光・多田宗弘（NEC/JST）
pp. 43 - 48
CPSY2015-9
非定型計算を高速化するニアメモリ処理アーキテクチャ
○枝元正寛・TRAN Thi Hong・高前田伸也・中島康彦（奈良先端大）
pp. 49 - 52
CPSY2015-10
スモールワールド結合並列プロセッサアーキテクチャ
○森 秀樹（明大）・上原 稔・松本勝慶（東洋大）
pp. 53 - 58
CPSY2015-11
［特別招待講演］高速パターンマッチング用ハードウエアについて
○笹尾 勤（明大）
pp. 59 - 66
CPSY2015-12
並列処理指向型FPGAアーキテクチャ
○藤森卓巳・渡邊 実（静岡大）
pp. 67 - 70
CPSY2015-13
クラウドに基づくIoTデバイス試作に関する一考察
○上原 稔（東洋大）
pp. 71 - 76
CPSY2015-14
クロック変動機構を持つLSIに対するアライメント周波数解析
○野崎佑典・吉川雅弥（名城大）
pp. 77 - 82
CPSY2015-15
GPS付なくしもの探知機のプロトタイプ開発
○金川宗一郎・TRAN Thi Hong・高前田伸也・中島康彦（奈良先端大）
pp. 83 - 88
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．