Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [2019] | [Japanese] / [English]
VLD2016-1
劣勾配法の遅延解析への応用
○宮下 弘・川原口高太郎（北九州市大）
pp. 1 - 4
VLD2016-2
側壁ダブルパターニングのための2色グリッドに準じた配線手法
○三浦発彦・長谷川 充・比留川 拓・藤吉邦洋（東京農工大）
pp. 5 - 10
VLD2016-3
FPGA向けMBU訂正回路の提案
○中村祐士・寺岡拓也・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大）
pp. 35 - 40
VLD2016-4
DFGのクリティカルパス最適化に基づく演算チェイニングを用いたRDRアーキテクチャ対象高位合成手法
○寺田晃太朗・柳澤政生・戸川 望（早大）
pp. 41 - 46
VLD2016-5
MERP-CNN: A Memory-Efficient Reconfigurable Processor for Convolutional Neural Networks Based on FPGA
○Xushen Han・Dajiang Zhou・Shinji Kimura（Waseda Univ.）
pp. 47 - 52
VLD2016-6
［招待講演］将来に向けてのDA技術のチャレンジ ～ 次世代のDA技術の確立に向けて ～
○村岡道明（高知大）
p. 53
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．