| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-10-25 14:00 K-Means学習プロセッサシステムのためのマルチチップ・アーキテクチャ ○馬 奕涛・柴田 直（東大）  SIP2007-116 ICD2007-105 IE2007-75 |
|
| 抄録 | （和） | Abstract For improvement of image recognition system, a K-means processor has been developed with gravity detection architecture aiming at real time compression of feature vectors generated from input images using a 0.18-μm 5metal CMOS technology. Because of the limit of chip dimension, this processor can only process 256 feature vectors. Since we need commonly to compute about 7000 vectors for general image analysis, We proposed a multiple-chip architecture for K-means learning processor systems to solve the scalability problem. In this paper, we expound the Multiple-Chip architecture base on formerly-developed K-means processor architecture and the prototype chip designed in 0.18um 5-metal CMOS technology. |
| （英） | Abstract For improvement of image recognition system, a K-means processor has been developed with gravity detection architecture aiming at real time compression of feature vectors generated from input images using a 0.18-μm 5metal CMOS technology. Because of the limit of chip dimension, this processor can only process 256 feature vectors. Since we need commonly to compute about 7000 vectors for general image analysis, We proposed a multiple-chip architecture for K-means learning processor systems to solve the scalability problem. In this paper, we expound the Multiple-Chip architecture base on formerly-developed K-means processor architecture and the prototype chip designed in 0.18um 5-metal CMOS technology. |
|
| キーワード | （和） | エッジ / 特徴ベクトル / マッチング / スケーラビリティ問題 / K-means / クラスタリング / マルチチップ・アーキテクチャ / エレメント固定方式 |
| （英） | / / / / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 287, ICD2007-105, pp. 35-40, 2007年10月. | |
| 資料番号 | ICD2007-105 | |
| 発行日 | 2007-10-18 (SIP, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIP2007-116 ICD2007-105 IE2007-75 |
|
| 研究会情報 | |
| 研究会 | SIP ICD IE IPSJ-SLDM |
| 開催期間 | 2007-10-25 - 2007-10-26 |
| 開催地（和） | 会津東山温泉 くつろぎ宿(福島) 新滝別館（新しい建物）4階コンベンションホール |
| 開催地（英） | Aidu-Higasiyama-Onsen Kuturogijuku |
| テーマ（和） | システムLSIの応用と要素技術、専用プロセッサ、プロセッサ、DSP、画像処理技術および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2007-10-SIP-ICD-IE-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | K-Means学習プロセッサシステムのためのマルチチップ・アーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | A Multiple-Chip Architecture For K-means Learning Processor Systems |
| サブタイトル（英） | |
| キーワード(1)（和/英） | エッジ / |
| キーワード(2)（和/英） | 特徴ベクトル / |
| キーワード(3)（和/英） | マッチング / |
| キーワード(4)（和/英） | スケーラビリティ問題 / |
| キーワード(5)（和/英） | K-means / |
| キーワード(6)（和/英） | クラスタリング / |
| キーワード(7)（和/英） | マルチチップ・アーキテクチャ / |
| キーワード(8)（和/英） | エレメント固定方式 / |
| 第1著者 氏名（和/英/ヨミ） | 馬 奕涛 / Yitao Ma / マ エキトウ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 柴田 直 / Tadashi Shibata / シバタ タダシ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-10-25 14:00:00 |
| 発表時間 | 20分 |
| 申込先研究会 | ICD |
| 資料番号 | SIP2007-116, ICD2007-105, IE2007-75 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.285(SIP), no.287(ICD), no.289(IE) |
| ページ範囲 | pp.35-40 |
| ページ数 | 6 |
| 発行日 | 2007-10-18 (SIP, ICD, IE) |
[研究会発表申込システムのトップページに戻る]