| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-12-14 11:00 Poly-Si TFTにおける容量-電圧特性のシミュレーションによる解析 ○葛岡 毅・辻 博史・桐原正治・鎌倉良成・谷口研二（阪大）  SDM2007-225 |
|
| 抄録 | （和） | 短チャネルpoly-Si TFTの容量‐電圧 (C-V) 特性について，2次元デバイスシミュレーションによる解析を行った．ボディSi膜中に結晶粒界が1本のみ存在する場合を想定したところ，ソース/ドレインへの電荷分割が粒界位置により大きく影響を受けることが分かった．この効果のため，ゲート‐ソース間容量 (Cgs) およびゲート‐ドレイン間容量 (Cgd) は，たとえソース‐ドレイン間電圧がゼロであっても非対称となる場合がある．シミュレーションによって得られた素子内部物理量 (電位やキャリア濃度分布等) を観察することで，粒界の存在が素子容量特性に与える影響について考察を行った． |
| （英） | Capacitance-voltage characteristics of short channel Poly-Si TFTs containing only a single grain boundary were investigated using a two-dimensional device simulator. It was demonstrated that the drain/source charge partition is significantly affected by the position of the grain boundary, which results in the asymmetric characteristics of the gate-to-source (Cgs) and the gate-to-drain (Cgd) capacitances even if no bias is applied between source and drain. We discuss the mechanisms of the asymmetric charge partition caused by the grain boundary by analyzing the internal physical quantities in TFTs (potential, carrier density distribution, etc.) using the device simulations. | |
| キーワード | （和） | ポリシリコン / TFT / 結晶粒界 / デバイスシミュレーション / / / / |
| （英） | polysilicon / TFT / grain boundary / device simulation / / / / | |
| 文献情報 | 信学技報, vol. 107, no. 388, SDM2007-225, pp. 15-18, 2007年12月. | |
| 資料番号 | SDM2007-225 | |
| 発行日 | 2007-12-07 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2007-225 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2007-12-14 - 2007-12-14 |
| 開催地（和） | 奈良先端科学技術大学院大学 |
| 開催地（英） | Nara Institute Science and Technology |
| テーマ（和） | シリコン関連材料の作製と評価 |
| テーマ（英） | Silicon related material, process and device |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2007-12-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | Poly-Si TFTにおける容量-電圧特性のシミュレーションによる解析 |
| サブタイトル（和） | |
| タイトル（英） | Analysis of Capacitance-Voltage Characteristics of Poly-Si TFTs using Device Simulation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ポリシリコン / polysilicon |
| キーワード(2)（和/英） | TFT / TFT |
| キーワード(3)（和/英） | 結晶粒界 / grain boundary |
| キーワード(4)（和/英） | デバイスシミュレーション / device simulation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 葛岡 毅 / Tsuyoshi Kuzuoka / クズオカ ツヨシ |
| 第1著者 所属（和/英） | 大阪大学大学院 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 辻 博史 / Hiroshi Tsuji / ツジ ヒロシ |
| 第2著者 所属（和/英） | 大阪大学大学院 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 桐原 正治 / Masaharu Kirihara / キリハラ マサハル |
| 第3著者 所属（和/英） | 大阪大学大学院 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 鎌倉 良成 / Yoshinari Kamakura / カマクラ ヨシナリ |
| 第4著者 所属（和/英） | 大阪大学大学院 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 谷口 研二 / Kenji Taniguchi / タニグチ ケンジ |
| 第5著者 所属（和/英） | 大阪大学大学院 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-12-14 11:00:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2007-225 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.388 |
| ページ範囲 | pp.15-18 |
| ページ数 | 4 |
| 発行日 | 2007-12-07 (SDM) |
[研究会発表申込システムのトップページに戻る]