| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-08-26 13:00 高スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ ○柳川善光・小埜和夫・小田部 晃・関口知紀（日立）  SDM2010-131 ICD2010-46 |
|
| 抄録 | （和） | 高スループットコンピューティングを可能にする超高バンド幅大容量キャッシュ用DRAMを提案した。超高バンド幅を実現するため，5段パイプラインを持つマルチコアDRAMアーキテクチャ，8nsサイクル動作を実現するアーリーバーライト方式，TSVを用いた16Gbit/s 高速I/Fの3つの技術を採用した。45nmの汎用DRAMプロセスを仮定した回路シミュレーションにより，バンド幅1Tbyte/sの1Gbit DRAMを消費電力19.5Wで実現でき，チップ面積は52mm2に抑えられることを確認した。 |
| （英） | A novel DRAM architecture with an ultra high bandwidth is proposed for high throughput computing. The proposed architecture employs three techniques; 1) 5-stage pipelined 16-DRAM cores, 2) an early bar write scheme for an 8-ns cycle array operation, 3) 16-Gbit/s I/O circuit on each 32 through-silicon-via pairs/DRAM core. We confirmed by the circuit simulation assuming 45-nm 1-Gbit chip that the proposed architecture achieves 1-Tbyte/s bandwidth with 19.5-W power consumption. The chip area is estimated to be 52mm2. | |
| キーワード | （和） | DRAM / 3次元積層 / シリコン貫通ビア / スループットコンピューティング / / / / |
| （英） | DRAM / 3-D interconnect / through silicon via / throughput computing / / / / | |
| 文献情報 | 信学技報, vol. 110, no. 183, ICD2010-46, pp. 39-44, 2010年8月. | |
| 資料番号 | ICD2010-46 | |
| 発行日 | 2010-08-19 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2010-131 ICD2010-46 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2010-08-26 - 2010-08-27 |
| 開催地（和） | 札幌エルプラザ内男女共同参画センター |
| 開催地（英） | Sapporo Center for Gender Equality |
| テーマ（和） | 低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Low voltage/low power techniques, novel devices, circuits, and applications |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2010-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 高スループットコンピューティング向け1Tbyte/s 1Gbit 3次元積層DRAMアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | 1-Tbyte/s 1-Gbit 3-D DRAM Architecture for High Throughput Computing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | DRAM / DRAM |
| キーワード(2)（和/英） | 3次元積層 / 3-D interconnect |
| キーワード(3)（和/英） | シリコン貫通ビア / through silicon via |
| キーワード(4)（和/英） | スループットコンピューティング / throughput computing |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 柳川 善光 / Yoshimitsu Yanagawa / ヤナガワ ヨシミツ |
| 第1著者 所属（和/英） | 株式会社 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第2著者 氏名（和/英/ヨミ） | 小埜 和夫 / Kazuo Ono / オノ カズオ |
| 第2著者 所属（和/英） | 株式会社 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第3著者 氏名（和/英/ヨミ） | 小田部 晃 / Akira Kotabe / コタベ アキラ |
| 第3著者 所属（和/英） | 株式会社 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 第4著者 氏名（和/英/ヨミ） | 関口 知紀 / Tomonori Sekiguchi / セキグチ トモノリ |
| 第4著者 所属（和/英） | 株式会社 日立製作所 (略称： 日立) Hitachi, Ltd. (略称： Hitachi) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-08-26 13:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2010-131, ICD2010-46 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.182(SDM), no.183(ICD) |
| ページ範囲 | pp.39-44 |
| ページ数 | 6 |
| 発行日 | 2010-08-19 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]