| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2010-11-30 11:05 ［招待講演］擬似SoCを用いた異種デバイス集積ウエハレベルシステムインテグレーション技術 ○山田 浩・小野塚 豊・飯田敦子・板谷和彦・舟木英之（東芝）  CPM2010-135 ICD2010-94 |
|
| 抄録 | （和） | 擬似SoCを用いた異種デバイス集積ウエハレベルシステムインテグレーション技術の研究開発を行った。 擬似SoCは，各々独自の製造技術で完成された異種デバイスをエポキシ樹脂中に混載して，異種デバイス間を再配列配線で相互接続したマイクロチップである。異種デバイスは，KGD（Known Good Die）としてエポキシ樹脂中に配置されており，再構築ウエハを形成している。再配列配線は，インターポーザ基板を用いないで，半導体プロセス工程で形成するため，SoCと同等の集積密度を実現している。 本論文では，擬似SoCを用いたウエハレベルシステムインテグレーション技術の概要と，モバイル機器用途に試作したMEMSとCMOS-LSIを混載したフレキシブル擬似SoCについて述べる。 |
| （英） | A wafer level system integration technology for heterogeneous devices has been developed by applying pseudo-SOC. The pseudo-SOC is designed to realize a single microchip with heterogeneous devices using individual processes, for epoxy resin, insulating layer, and redistribution layer, respectively. The KGD (Known Good Die) heterogeneous devices are embedded in the epoxy resin to reconfigure the reconfigured integration wafer. As the insulating layer and redistribution layer are formed by semiconductor wafer process without interposer substrate, the pseudo-SOC enables integration density as identical to that of SOC. This paper presents an overview of wafer level system integration technology for heterogeneous devices by applied pseudo-SoC and then focuses on the flexible pseudo-SOC which integrates optical MEMS and its driver CMOS-LSI for mobile electronics device applications. |
|
| キーワード | （和） | 擬似SoC / 異種デバイス / ウエハレベル / システムインテグレーション / フレキシブル / / / |
| （英） | Pseudo-SoC / Heterogeneous device / Wafer-level / System integration / Flexible / / / | |
| 文献情報 | 信学技報, vol. 110, no. 314, CPM2010-135, pp. 67-72, 2010年11月. | |
| 資料番号 | CPM2010-135 | |
| 発行日 | 2010-11-22 (CPM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPM2010-135 ICD2010-94 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2010-11-29 - 2010-12-01 |
| 開催地（和） | 九州大学医学部百年講堂 |
| 開催地（英） | Kyushu University |
| テーマ（和） | デザインガイア2010 ―VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 ―New Field of VLSI Design― |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPM |
| 会議コード | 2010-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 擬似SoCを用いた異種デバイス集積ウエハレベルシステムインテグレーション技術 |
| サブタイトル（和） | |
| タイトル（英） | A wafer-level system integration technology for heterogeneous devices with pseudo-SoC |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 擬似SoC / Pseudo-SoC |
| キーワード(2)（和/英） | 異種デバイス / Heterogeneous device |
| キーワード(3)（和/英） | ウエハレベル / Wafer-level |
| キーワード(4)（和/英） | システムインテグレーション / System integration |
| キーワード(5)（和/英） | フレキシブル / Flexible |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山田 浩 / Hiroshi Yamada / ヤマダ ヒロシ |
| 第1著者 所属（和/英） | 株式会社東芝 研究開発センター (略称： 東芝) Toshiba Corporation R&D Center (略称： Toshiba R&D Center) |
| 第2著者 氏名（和/英/ヨミ） | 小野塚 豊 / Yutaka Onozuka / オノヅカ ユタカ |
| 第2著者 所属（和/英） | 株式会社東芝 研究開発センター (略称： 東芝) Toshiba Corporation R&D Center (略称： Toshiba R&D Center) |
| 第3著者 氏名（和/英/ヨミ） | 飯田 敦子 / Atsuko Iida / イイダ アツコ |
| 第3著者 所属（和/英） | 株式会社東芝 研究開発センター (略称： 東芝) Toshiba Corporation R&D Center (略称： Toshiba R&D Center) |
| 第4著者 氏名（和/英/ヨミ） | 板谷 和彦 / Kazuhiko Itaya / イタヤ カズヒコ |
| 第4著者 所属（和/英） | 株式会社東芝 研究開発センター (略称： 東芝) Toshiba Corporation R&D Center (略称： Toshiba R&D Center) |
| 第5著者 氏名（和/英/ヨミ） | 舟木 英之 / Hideyuki Funaki / フナキ ヒデユキ |
| 第5著者 所属（和/英） | 株式会社東芝 研究開発センター (略称： 東芝) Toshiba Corporation R&D Center (略称： Toshiba R&D Center) |
| 講演者 | 第1著者 |
| 発表日時 | 2010-11-30 11:05:00 |
| 発表時間 | 40分 |
| 申込先研究会 | CPM |
| 資料番号 | CPM2010-135, ICD2010-94 |
| 巻番号（vol） | vol.110 |
| 号番号（no） | no.314(CPM), no.315(ICD) |
| ページ範囲 | pp.67-72 |
| ページ数 | 6 |
| 発行日 | 2010-11-22 (CPM, ICD) |
[研究会発表申込システムのトップページに戻る]