| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-03-06 11:00 省エネ組み込みヘテロジニアス・マルチチップ・プロセッサシステムCOOL ChipのLSI試作 ○内田裕之・萩本有哉・森本智之・引地信之・松本祐教（トプスシステムズ）・居村史人・渡辺直也・菊地克弥・鈴木基史・仲川 博・青柳昌宏（産総研）  VLD2011-122 |
|
| 抄録 | （和） | 著者らは低消費電力組み込みヘテロジニアス・マルチチップ・プロセッサシステムCOOL ChipのLSI試作を行った．試作チップ(2種)では回路機能ブロック毎に電源領域をそれぞれ20以上に分離し，各コアのパイプラインステージ，メモリ及び内部バスの単位で個別に電力測定を可能にした．これにより組み込みシステム開発における電力モデルの精度向上が期待できる．本稿ではCOOL Chip試作チップにおける消費電力評価手法を述べる． |
| （英） | The authors have suggested the low-power embedded heterogeneous multi-chip processor system: COOL Chip. We designed two prototype chips based on COOL Chip technology. Each chip has divided into more than 20 power domains so as to be able to observe dynamic power profile during application execution. This article describes the power evaluation method of COOL Chip prototype chips and the effectiveness for system-level power modeling. | |
| キーワード | （和） | ヘテロジニアス・マルチコア・プロセッサ / システムレベル消費電力モデル化 / / / / / / |
| （英） | Heterogeneous Multi-core Processor / System-Level Power Modeling / / / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 450, VLD2011-122, pp. 13-17, 2012年3月. | |
| 資料番号 | VLD2011-122 | |
| 発行日 | 2012-02-28 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-122 |
|
[研究会発表申込システムのトップページに戻る]