お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2012-03-06 15:55
論理合成ツールを用いた論理最適化におけるRTLフォールスパスの活用
三上雄大岩垣 剛市原英行井上智生広島市大VLD2011-130
抄録 (和) 回路には,パスとして存在するが信号伝搬が発生しないフォールスパスが多数存在する.本稿では,既知のレジスタ転送レベルフォールスパス(RTLフォールスパス)情報を活用した,論理合成ツールを用いた論理最適化手法を提案する.フォールスパス情報を論理合成時に活用することにより,RTLフォールスパス上の伝搬遅延を考慮する必要がなくなるため,回路面積や遅延時間の点でより良い回路を合成できる.さらに,回路面積や遅延時間の削減効果が高いフォールスパスを選択的に用いることによって,短い合成時間で回路面積や遅延時間の最小化を図る.使用するフォールスパスとその合成傾向の解析から回路最適化に効果的なフォールスパスを明らかにし,論理合成のためのフォールスパス選択アルゴリズムを提案する.評価実験によって,すべてのフォールスパス情報を用いるよりも,提案手法で選択的にフォールスパスを利用したほうが,回路面積と遅延時間,合成時間の点で有効であることを示す. 
(英) A circuit has many false paths on which signal transitions never affect its circuit behavior.This report proposes a logic optimization method with logic synthesis tools in a situation where register transfer level (RTL) false paths are given.By using RTL false path infomation in logic synthesis, there is no need to consider the delay on false paths, and it can lead to an optimized circuit in terms of delay and area. In addition, this observation motivates us to select only a subset of given false paths so that an optimized circuit can be obtained in a reasonable amount of time. The characteristics of such false paths can be analyzed from various synthesis results in a preliminary experiment. On the basis of the analysis, this report presents a false path selection algorithm for logic synthesis. Experimental results show that the proposed false path selection algorithm is effective in reducing area, delay and synthesis time compared with some possible false path selection methods.
キーワード (和) レジスタ転送レベルフォールスパス / 論理合成 / 論理最適化 / フォールスパス選択 / / / /  
(英) register transfer level false path / logic synthesis / logic optimization / false path selection / / / /  
文献情報 信学技報, vol. 111, no. 450, VLD2011-130, pp. 61-66, 2012年3月.
資料番号 VLD2011-130 
発行日 2012-02-28 (VLD) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2011-130

研究会情報
研究会 VLD  
開催期間 2012-03-06 - 2012-03-07 
開催地(和) ビーコンプラザ 
開催地(英) B-con Plaza 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Methodologies for System-on-a-chip 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2012-03-VLD 
本文の言語 日本語 
タイトル(和) 論理合成ツールを用いた論理最適化におけるRTLフォールスパスの活用 
サブタイトル(和)  
タイトル(英) Utilization of Register Transfer Level False Paths for Logic Optimization with Logic Synthesis Tools 
サブタイトル(英)  
キーワード(1)(和/英) レジスタ転送レベルフォールスパス / register transfer level false path  
キーワード(2)(和/英) 論理合成 / logic synthesis  
キーワード(3)(和/英) 論理最適化 / logic optimization  
キーワード(4)(和/英) フォールスパス選択 / false path selection  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 三上 雄大 / Takehiro Mikami / ミカミ タケヒロ
第1著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第2著者 氏名(和/英/ヨミ) 岩垣 剛 / Tsuyoshi Iwagaki / イワガキ ツヨシ
第2著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第3著者 氏名(和/英/ヨミ) 市原 英行 / Hideyuki Ichihara / イチハラ ヒデユキ
第3著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第4著者 氏名(和/英/ヨミ) 井上 智生 / Tomoo Inoue / イノウエ トモオ
第4著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2012-03-06 15:55:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2011-130 
巻番号(vol) vol.111 
号番号(no) no.450 
ページ範囲 pp.61-66 
ページ数
発行日 2012-02-28 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会