| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2012-03-06 14:25 製造後スキュー調整性を最大化するRTL資源割当手法 ○春田洋佑・金子峰雄（北陸先端大）  VLD2011-127 |
|
| 抄録 | （和） | 集積回路の益々の微細化と動作速度の向上に伴い，製造ばらつきによる回路内の信号伝搬遅延のばらつきが相対的に増大している．この問題に対して，チップ製造後の回路チューニングの手法が提案されている．本稿では回路チューニングのひとつであるタイミングスキュー調整に注目し，製造ばらつきに対して，高性能な集積回路を高い歩留まりで製造するための回路設計手法を提案する．特にLSI製造時に生じる回路中の遅延ばらつきに対して，スキューを調整することによって回路を正常動作させることができる確率：スキュー調整成功確率を回路の構造（信号伝搬経路）と動作のタイミング(信号伝搬のタイミング）に大きな影響を与える高位合成の中で最大化することを考える．提案手法は資源数制約を保証しつつ，スキュー調整成功確率を直接的に評価しながら，資源割り当てを行う発見的手法であり，実験結果はスキュー調整成功確率を正しく評価しながら設計を行うことの重要性と提案手法の大域的最適解計算能力の低さを示すものとなった． |
| （英） | With the progress of fabrication-process technology, the variation of signal transmission delay due to variations in process parameters becomes larger, and the yield degradation due to timing errors comes to be a serious problem in recent large scale integration (LSI).To overcome this problem, various pre-silicon and post-silicon approaches have been proposed.Here we focus on clock skew tuning (post-silicon skew tuning) and we propose a new resource binding in high level synthesis for a datapath with maximized skew tuning success rate i.e., the probability of success in timing-skew tuning through embedded programable delay elements.Our proposed algorithm named parallel left edge guarantees the minimum (or the specified) number of resource while the decisions made during resource binding are based on the evaluation of the skew tuning success rate.The experimental results show us the importance of decision making based on the exact evaluation of skew tuning success rate, but they also show the poor ability of our parallel left edge in finding globally better solutions. | |
| キーワード | （和） | タイミングスキュー調整 / 資源割り当て / 高位合成 / 遅延変動 / PDE / / / |
| （英） | Timing-adjustability / resource binding / high level synthesis / delay variation / programable delay element / / / | |
| 文献情報 | 信学技報, vol. 111, no. 450, VLD2011-127, pp. 43-48, 2012年3月. | |
| 資料番号 | VLD2011-127 | |
| 発行日 | 2012-02-28 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-127 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2012-03-06 - 2012-03-07 |
| 開催地（和） | ビーコンプラザ |
| 開催地（英） | B-con Plaza |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Methodologies for System-on-a-chip |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2012-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 製造後スキュー調整性を最大化するRTL資源割当手法 |
| サブタイトル（和） | |
| タイトル（英） | Resource Binding for Datapaths with Improved Post-Silicon Skew Tunability |
| サブタイトル（英） | |
| キーワード(1)（和/英） | タイミングスキュー調整 / Timing-adjustability |
| キーワード(2)（和/英） | 資源割り当て / resource binding |
| キーワード(3)（和/英） | 高位合成 / high level synthesis |
| キーワード(4)（和/英） | 遅延変動 / delay variation |
| キーワード(5)（和/英） | PDE / programable delay element |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 春田 洋佑 / Yosuke Haruta / ハルタ ヨウスケ |
| 第1著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 第2著者 氏名（和/英/ヨミ） | 金子 峰雄 / Mineo Kaneko / カネコ ミネオ |
| 第2著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute of Science and Technology (略称： JAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2012-03-06 14:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2011-127 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.450 |
| ページ範囲 | pp.43-48 |
| ページ数 | 6 |
| 発行日 | 2012-02-28 (VLD) |
[研究会発表申込システムのトップページに戻る]