| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-04-12 14:20 ［依頼講演］ビット線電力計算回路とデジタルLDOを使用した2電源SRAMの消費電力削減スキーム ○静野観椰子・橘 文彦・平林 修・武山泰久・川澄 篤・櫛田桂一・鈴木 東・仁木祐介・佐々木慎一・矢部友章・畝川康夫（東芝）  ICD2013-19 |
|
| 抄録 | （和） | 動作条件に応じてSRAMの消費電力低減を実現するビット線電力計算器とデジタル制御リテンション回路を提案した。ビット線電力計算機はアクティブ時のビット線電力をモニタし、SRAMの電力が最小となるようにSRAMセルの動作電圧を最適化する。またデジタル制御リテンション回路ではデジタルLDOを採用し、これを間欠動作させることでスタンバイ時の電力を大幅に削減した。0.120um2の6T SRAMを用いて28nm CMOSテクノロジーでテストチップを作製し、25℃でのアクティブ時とスタンバイ時の消費電力がそれぞれ27％と85％削減できることを確認した。 |
| （英） | This paper presents a dual-power-supply SRAM that reduces active and stand-by power from room temperature (RT) to high temperature (HT) using a BL power calculator (BLPC) and a digitally controllable retention circuit (DCRC). A test-chip is fabricated in a 28nm CMOS technology with a 0.120μm2 6T-SRAM cell. With these schemes, active and standby power consumptions at 25°C are reduced by 27% and 85%, respectively. | |
| キーワード | （和） | 2電源SRAM / 消費電力削減 / ビット線電力計算機 / デジタルLDO / / / / |
| （英） | A Dual-power supply SRAM / Power reduction / BL power calculator / Digital LDO / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 1, ICD2013-19, pp. 97-102, 2013年4月. | |
| 資料番号 | ICD2013-19 | |
| 発行日 | 2013-04-04 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2013-19 |
|
[研究会発表申込システムのトップページに戻る]