講演抄録/キーワード |
講演名 |
2024-04-12 13:50
[依頼講演]高速・大容量ストレージシステムをスケーラブルに実現するブリッジチップの開発 ○池田真一・岩田 彰・大友吾一・鈴木智明・飯島浩晃・白石幹雄・川上愼也・永光正知・松岡良樹・佐藤聖人・土屋滋洋・繁田良則・青山琢磨(キオクシア) ICD2024-14 |
抄録 |
(和) |
高速・大容量ストレージシステムを実現するブリッジチップについて述べる.提案するブリッジチップは,既存NANDインターフェースを倍速化する機能,入力ジッタ除去効果を拡大した高速ロックPLL,マルチドロップ構成における反射ノイズを除去するイコライザを搭載している.12nmのCMOSプロセスで試作したブリッジチップと8個の1Tb NANDダイを組み込んだNANDフラッシュメモリマルチチップパッケージは,6.4Gbps/pinのインターフェース速度において,読み出し動作時に2.85pJ/bのI/Oエネルギー効率を達成した. |
(英) |
We describe a Bridge Chip that enables a high-speed, high-capacity storage system. The proposed Bridge Chip employs a function to double the speed of the existing NAND interface, a Fast-Lock PLL with enhanced input jitter rejection, and an equalizer to eliminate reflection noise in a multi-drop configuration. NAND Flash Memory Multi-Chip Package incorporating both eight 1Tb NAND dies and a Bridge Chip fabricated in a 12nm CMOS process achieved an I/O energy efficiency of 2.85pJ/b in a read operation at an interface speed of 6.4Gbps/pin. |
キーワード |
(和) |
NAND / Multi-Chip Package / Fast-Lock PLL / reflection canceling equalizer / frequency multiplying function / / / |
(英) |
NAND / Multi-Chip Package / Fast-Lock PLL / reflection canceling equalizer / frequency multiplying function / / / |
文献情報 |
信学技報, vol. 124, no. 3, ICD2024-14, pp. 43-43, 2024年4月. |
資料番号 |
ICD2024-14 |
発行日 |
2024-04-04 (ICD) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2024-14 |