| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
VLSI設計技術研究会 (VLD) (検索条件: 2019年度)
「from:2020-01-22 to:2020-01-22」による検索結果
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 11:00 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | CLAHEの低価格Zynqボードを用いた高位合成による実装 ○本田紘規・ウェイ カイジ（慶大）・新井正敏（埼玉大）・天野英晴（慶大）  VLD2019-54 CPSY2019-52 RECONF2019-44 |
[more] | VLD2019-54 CPSY2019-52 RECONF2019-44 pp.1-5 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 11:25 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | ベクトルプロセッサからFPGAへのタスクオフロードに関する一考察 ○土方康平（東北大）・上野知洋（理研）・江川隆輔・滝沢寛之（東北大）・佐野健太郎（理研） VLD2019-55 CPSY2019-53 RECONF2019-45 |
本論文は，ベクトル計算機であるNEC SX-Aurora TSUBASA (SX-AT)に搭載されるベクトルプロセッサ，... [more] | VLD2019-55 CPSY2019-53 RECONF2019-45 pp.7-11 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 11:50 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | リアルタイム処理用DDR4 SDRAMコントローラ ○原村 颯・山﨑信行（慶大） VLD2019-56 CPSY2019-54 RECONF2019-46 |
組込みシステムにおいて，家電や輸送機器，ロボットなどの高機能化にともない，プログラムやデータの大 規模化が進み，主記憶の... [more] | VLD2019-56 CPSY2019-54 RECONF2019-46 pp.13-17 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 13:30 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | Android OS向けMPI実行環境におけるNAT越え機能の検討 ○新里将大・大津金光・横田隆史（宇都宮大） VLD2019-57 CPSY2019-55 RECONF2019-47 |
[more] | VLD2019-57 CPSY2019-55 RECONF2019-47 pp.19-24 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 13:55 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | 最小直径ネットワークトポロジのラック配置最適化 ○河野隆太・松谷宏紀（慶大）・鯉渕道紘（NII）・天野英晴（慶大） VLD2019-58 CPSY2019-56 RECONF2019-48 |
スーパコンピュータの大規模化が進むにつれ、通信遅延が並列アプリケーションの性能に及ぼす影響が無視できなくなっている。この... [more] | VLD2019-58 CPSY2019-56 RECONF2019-48 pp.25-30 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 14:20 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | ルータのマルチFPGAシステムへの実装と性能評価 ○清水智貴・伊藤光平・飯塚健介・山内脩吾・弘中和衛・天野英晴（慶大） VLD2019-59 CPSY2019-57 RECONF2019-49 |
データセンターなどの大規模な計算システムにおいては電力と性能のトレードオフが重視される．FPGAに備わっているシリアルリ... [more] | VLD2019-59 CPSY2019-57 RECONF2019-49 pp.31-36 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 14:45 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | マルチFPGAにおける複数スイッチを使用した際の性能評価 ○伊藤光平・飯塚健介・山内脩吾・弘中和衛（慶大）・胡 曜・鯉渕道紘（NII）・天野英晴（慶大） VLD2019-60 CPSY2019-58 RECONF2019-50 |
Flow-in-Cloud（FiC）は複数のミドルクラスのFPGAを搭載したボードを高速シリアルリンクで接続したシステム... [more] | VLD2019-60 CPSY2019-58 RECONF2019-50 pp.37-42 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 15:25 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | 等価ミュータント生成によるCコンパイラのテストバリエーションの増強 ○前田紘輝・石浦菜岐佐（関西学院大） VLD2019-61 CPSY2019-59 RECONF2019-51 |
本稿では, C コンパイラの自動テストにおいて, 等価ミュータント生成によりテストのバリエーションを増強する手法を提案す... [more] | VLD2019-61 CPSY2019-59 RECONF2019-51 pp.43-48 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 15:50 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | データ生成プログラムを利用したデータ項目の型推定に基づく変異ベースファジング ○樋口瑛子・石浦菜岐佐・難波学之（関西学院大） VLD2019-62 CPSY2019-60 RECONF2019-52 |
本稿では, ソフトウェアのセキュリティを対象としたファジングの効率を向上させるための情報を, データを生成するプログラム... [more] | VLD2019-62 CPSY2019-60 RECONF2019-52 pp.49-53 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 16:15 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | アフィン変換を用いた論理暗号化手法について ○松永裕介（九大） VLD2019-63 CPSY2019-61 RECONF2019-53 |
[more] | VLD2019-63 CPSY2019-61 RECONF2019-53 pp.55-59 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 16:55 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | ハードウェア実装に適した畳込みニューラルネットワークのフィルタに関する比較 ○秋元宏介・佐田悠生・佐藤真平・中原啓貴（東工大） VLD2019-64 CPSY2019-62 RECONF2019-54 |
畳込みニューラルネットワークは画像認識において高い精度を持ち,学習された多くのフィルタはガボールフィルタと類似する役割を... [more] | VLD2019-64 CPSY2019-62 RECONF2019-54 pp.61-66 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 17:20 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | アンサンブル学習を用いたスパースCNNのFPGA実装に関して ○倉持亮佑・佐田悠生・下田将之・佐藤真平・中原啓貴（東工大） VLD2019-65 CPSY2019-63 RECONF2019-55 |
畳み込みニューラルネットワーク (CNN) は主に画像を対象としたタスクに広く用いられており，従来の 手法と比較して非常... [more] | VLD2019-65 CPSY2019-63 RECONF2019-55 pp.67-72 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-22 17:45 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | 畳み込みニューラルネットワークを用いた単眼深度推定のFPGA実装について ○佐田悠生・下田将之・佐藤真平・中原啓貴（東工大） VLD2019-66 CPSY2019-64 RECONF2019-56 |
深度推定は3次元のシーン解析に不可欠であり，ロボティクスや自動運転，ドローンなどで活用されている． 近年の畳み込みニュ... [more] |
VLD2019-66 CPSY2019-64 RECONF2019-56 pp.73-78 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 09:30 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | オンデバイス学習を用いた協調型モデル更新の高効率化 ○伊藤 怜・塚田峰登・松谷宏紀（慶大） VLD2019-67 CPSY2019-65 RECONF2019-57 |
オンデバイス学習では、与えられた入力データをデバイス上で学習することで、プライバシーを保ちつつ 高速なデータ処理が可能で... [more] | VLD2019-67 CPSY2019-65 RECONF2019-57 pp.79-84 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 09:55 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | オンライン逐次学習アルゴリズムを用いた強化学習の軽量化 ○渡邉寛悠・塚田峰登・松谷宏紀（慶大） VLD2019-68 CPSY2019-66 RECONF2019-58 |
DQN(Deep Q-Network)とは、強化学習におけるQ学習を深層学習モデルに置き換えた手法である。しかし、DQN... [more] | VLD2019-68 CPSY2019-66 RECONF2019-58 pp.85-90 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 11:00 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | 依存グラフのスケジュール変換による畳み込み処理向けメモリアクセス最適化 ○外處尭之・瀬戸謙修（東京都市大） VLD2019-69 CPSY2019-67 RECONF2019-59 |
[more] | VLD2019-69 CPSY2019-67 RECONF2019-59 pp.99-104 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 11:25 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | FreeRTOSを用いたシステムのフルハードウェア合成 ○中野和香子・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研） VLD2019-70 CPSY2019-68 RECONF2019-60 |
[more] | VLD2019-70 CPSY2019-68 RECONF2019-60 pp.105-110 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 11:50 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | RISC-V機械語プログラムからのバイナリ合成 ○浜名将輝・石浦菜岐佐（関西学院大） VLD2019-71 CPSY2019-69 RECONF2019-61 |
本稿では, RISC-V 機械語プログラムからハードウェアを自動合成する手法を提案する. RISC-V を用いた CPU... [more] | VLD2019-71 CPSY2019-69 RECONF2019-61 pp.111-115 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 13:30 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | Linuxが動作するRISC-Vコンピュータシステムの設計とVerilog HDLによる実装 ○三浦順也・宮崎広夢・吉瀬謙二（東工大） VLD2019-72 CPSY2019-70 RECONF2019-62 |
RISC-Vはカリフォルニア大学バークレー校で開発された命令セットアーキテクチャであり，RISC-Vを使用したプロセッサ... [more] | VLD2019-72 CPSY2019-70 RECONF2019-62 pp.117-122 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 13:55 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | 5段パイプラインのRISC-Vソフトプロセッサの設計と実装 ○宮崎広夢・金森拓斗・Md Ashraful Islam・吉瀬謙二（東工大） VLD2019-73 CPSY2019-71 RECONF2019-63 |
本稿では，RISC-Vの基本命令セットであるRV32IをサポートするFPGA向けに最適化された5段パイプラインのRISC... [more] | VLD2019-73 CPSY2019-71 RECONF2019-63 pp.123-128 |
[研究会発表申込システムのトップページに戻る]