| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| HWS, ICD (共催) [詳細] |
2021-10-19 10:00 |
ONLINE | オンライン開催 | Wave-FFによるAESへの電力解析攻撃の耐タンパ性評価 ○請園智玲（福岡大）  HWS2021-41 ICD2021-15 |
電力消費からの情報漏洩対策としてWDDL に代表されるDual-Rail 設計が挙げられる．Dual-Rail 設計は演... [more] | HWS2021-41 ICD2021-15 pp.1-6 |
| CPSY, DC (共催) |
2014-04-25 14:00 |
東京 | 国立情報学研究所 | DDLセルライブラリを用いた非同期式回路設計支援環境の構築 ○今井 雅・五十嵐大将・工藤三四郎（弘前大） CPSY2014-2 DC2014-2 |
VLSI製造技術の進歩に伴う構成要素の微細化・システムの大規模化が進む一方、隣り合った素子でさえも異なる特性を示すランダ... [more] | CPSY2014-2 DC2014-2 pp.3-8 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 10:20 |
鹿児島 | 鹿児島県文化センター | 耐タンパ性向上のためのHybrid Masking Dual-Rail ROMを用いたAES暗号回路の性能評価 ○鵜飼慎太郎・中井綱人・北村俊樹・久保田貴也・汐崎 充・藤野 毅（立命館大） CPM2013-111 ICD2013-88 |
ICカード等に使用される暗号回路の設計には電力解析攻撃や電磁界解析攻撃等のサイドチャネル攻撃耐性を有する耐タンパ性が求め... [more] | CPM2013-111 ICD2013-88 pp.19-24 |
| VLD, ICD, DC, IPSJ-SLDM (共催) |
2005-11-30 17:00 |
福岡 | 北九州国際会議場 | bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計 ○渡邊孝一・今井 雅・近藤正章・中村 宏・南谷 崇（東大） |
VLSIテクノロジの進歩に伴い、遅延変動が深刻となっている。 2線2相非同期式回路はbit単位の遅延変動に強いが、1線... [more] |
VLD2005-60 ICD2005-155 DC2005-37 pp.37-42 |
[研究会発表申込システムのトップページに戻る]