| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| RECONF | 2014-06-12 10:50 |
宮城 | 片平さくらホール | LEDR/4相2線ハイブリッドアーキテクチャに基づく高性能非同期FPGA ○小松与志也・張山昌論・亀山充隆（東北大）  RECONF2014-6 |
本論文では非同期式データ転送プロトコルである4相2線方式とLevel-Encoded Dual-Rail (LEDR) ... [more] | RECONF2014-6 pp.27-30 |
| VLD, IPSJ-SLDM (連催) |
2014-05-29 13:25 |
福岡 | 北九州国際会議場 11会議室 | ゲートレベルパイプライン型自己同期回路のエラー耐性の評価 ○崔 伝キ・池田 誠（東大） VLD2014-7 |
宇宙放射線に含まれる中性子とLSIを構成する原子の衝突によるソフトエラーは常にある割合で発生している。このようなソフトエ... [more] | VLD2014-7 pp.33-38 |
| VLD, IPSJ-SLDM (連催) |
2014-05-29 13:50 |
福岡 | 北九州国際会議場 11会議室 | ゲートレベルデュアルパイプライン型自己同期回路によるWallace tree乗算器のSOTB65nmCMOSによる設計 ○田村雅人・池田 誠（東大） VLD2014-8 |
現代の技術の進歩により、大規模集積回路におけるトランジスタのサイズはますます小さくなってきている。だがその一方で、低電圧... [more] | VLD2014-8 pp.39-44 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-07 11:20 |
青森 | 弘前大学 コラボ弘大 | Dualパイプライン型自己同期回路の自動設計フローの構築 ○伊東 敦・池田 誠（東大） VLD2013-48 ICD2013-72 IE2013-48 |
微細化に伴いロバスト性の高い回路が求められており, 我々の提案する Dual パイプライン型自己同期回路 はそれを解決し... [more] | VLD2013-48 ICD2013-72 IE2013-48 pp.13-18 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-30 10:55 |
宮崎 | ニューウェルシティ宮崎 | 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI ○大輝晶子・川村智明・首藤啓樹・浦野正美・中西 衛・柴田随道（NTT） CPM2011-166 ICD2011-98 |
10G-EPON，GE-PON共存を可能とする高機能・高性能なブリッジ回路とバッファ回路を搭載した10G-EPON用OL... [more] | CPM2011-166 ICD2011-98 pp.91-96 |
[研究会発表申込システムのトップページに戻る]