Print edition: ISSN 0913-5685
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
RECONF2006-20
光再構成ゲートアレイの製造不良耐性
○日高 亮・渡邊 実・小林史典（九工大）
pp. 1 - 5
RECONF2006-21
差分光再構成型ゲートアレイの再構成時間・消費電力の最適化手法
○日高 亮・渡邊 実・小林史典（九工大）
pp. 7 - 11
RECONF2006-22
液晶ホログラムを用いた光再構成型ゲートアレイ
○中田善之・渡邊 実・小林史典（九工大）
pp. 13 - 16
RECONF2006-23
SRAMブロックを用いた論理回路のー構成手法
佐藤正幸・若松弘樹（ジェネシス・テクノロジー）
pp. 17 - 22
RECONF2006-24
再構成デバイスとしても動作するメモリLSIの検討
○吉原理記・弘中哲夫（広島市大）・佐藤正幸（ジェネシス・テクノロジー）
pp. 23 - 28
RECONF2006-25
複数の回路構成情報を用いたチップ内ばらつきを有するFPGAの歩留り向上手法の提案
○松本洋平・日置雅和・河並 崇（産総研）・堤 利幸（明大）・中川 格・関川敏弘・小池帆平（産総研）
pp. 29 - 34
RECONF2006-26
［特別招待講演］微細プロセスを用いたFPGA設計手法
○小林和淑（京大）
pp. 35 - 40
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．