電子情報通信学会技術研究報告

Print edition: ISSN 0913-5685      Online edition: ISSN 2432-6380

Volume 107, Number 32

VLSI設計技術

開催日 2007-05-11 / 発行日 2007-05-04

[PREV] [NEXT]

[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]

[PROGRAM] [BULK PDF DOWNLOAD]


目次

VLD2007-7
Automatic Generation of a Verification Environment for Hardware Units -- Application to a Bus Bridge Design --
○Rafael Kazumiti Morizawa・Hiroaki Iwashita・Koichiro Takayama(Fujitsu Labs.)
pp. 1 - 6

VLD2007-8
DAG カバリング問題の下限とそれを用いた厳密アルゴリズムについて
○松永裕介(九大)
pp. 7 - 12

VLD2007-9
離散遅延値を持つPDEを用いたクロックデスキュー手法
○橋爪裕子・大谷直毅・高島康裕(北九州市大)・中村祐一(NEC)
pp. 13 - 18

VLD2007-10
非同期単精度浮動小数点除算器の方式検討とFPGA実装
○廣本正之・高橋温子・神山真一・越智裕之(京大)・中村行宏(立命館大)
pp. 19 - 24

VLD2007-11
楕円曲線暗号に適したGF(2m)上のSIMD型MSD乗算器の設計
○奈良竜太・清水一範・小原俊逸・戸川 望・柳澤政生・大附辰夫(早大)
pp. 25 - 29

VLD2007-12
消費電力を考慮したprefix graph 合成手法について
○松永多苗子(早大)・松永裕介(九大)
pp. 31 - 36

VLD2007-13
A Flexible Power and Task Modeling for LSI Blocks
○Tatsuya Koyagi・Masahiro Fukui(Ritsumeikan Univ.)・Resve Saleh(Univ. of British Columbia)
pp. 37 - 42

VLD2007-14
統計的静的遅延解析による指定良品率を達成する最大遅延値見積もり手法
○古屋宏基・小平行秀・高橋篤司(東工大)
pp. 43 - 47

VLD2007-15
ハイレベルフロアプランシステムにおける電源配線最適化手法の提案
○林 孝之・川上善之・福井正博(立命館大)
pp. 49 - 54

VLD2007-16
ダミーフィルが配線の高周波特性に与える影響
○土谷 亮・小野寺秀俊(京大)
pp. 55 - 59

今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。

注: 本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.


IEICE / 電子情報通信学会