日時	2013年 5月16日(木)　09:00 - 16:50
議題	システム設計および一般
会場名	北九州国際会議場 (11会議室)
住所	〒802-0001 北九州市小倉北区浅野三丁目9番30号
交通案内	http://www.convention-a.jp/access/
会場世話人 連絡先	北九州市立大学 国際環境工学部 情報メディア工学科 高島康裕 093-695-3729
お知らせ	◎5月研究会では、前日5月15日(水)18:00より懇親会を予定しています。 ■ 会場： フラミンゴ カフェ 小倉 (北九州国際会議場の隣接ビル) ■ 住所： 福岡県北九州市小倉北区浅野3-8-1 AIMビル2F ■ 電話： 093-513-7817 懇親会にご参加予定の方は 5/7(火)15:00までにVLD幹事の中武 (nakatake [at] kitakyu-u.ac.jp, atを@に置き換えて下さい) まで、以下の情報をご連絡下さい。参加費は4,000円を予定しております。 =================================================== 5月研究会(VLD/SLDM) 懇親会 参加申込フォーム ※ 宛先：nakatake [at] kitakyu-u.ac.jp ※ 人数確認の都合上，5/7(火)15:00迄にお申込み下さい． 全員の御名前: 全員のe-: 御所属: 参加人数の合計: 名 ===================================================
著作権に ついて	以下の論文すべての著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

5月16日(木) 午前  物理設計 座長: 高島 康裕 09:00 - 10:15
(1) VLD	09:00-09:25	Performance-driven SRAM Macro Design with Parameterized Cell Considering Layout-dependent Effects VLD2013-1	○Yu Zhang・Shigetoshi Nakatake（Univ. of Kitakyushu）
(2) VLD	09:25-09:50	束データ方式による非同期式回路を対象としたシミュレーテッドアニーリングとシーケンスペアによるフロアプラン手法 VLD2013-2	飯塚　成・○齋藤　寛（会津大）
(3) VLD	09:50-10:15	接続性を考慮した完全並走配線最長化手法 VLD2013-3	山崎浩治・○小平行秀（会津大）
	10:15-10:25	休憩　（ 10分 ）
5月16日(木) 午前  検証・デバック技術 座長: 村岡 道明 10:25 - 11:40
(4)	10:25-10:50	プログラム可能な素子を利用した大規模回路の自動修復手法 ○城怜史・松本剛史(東京大学)・藤田 昌宏(東京大学/CREST)
(5)	10:50-11:15	プログラム可能な素子を利用したゲートレベル回路の自動デバッグ手法 ○大島浩資・城怜史・松本剛史(東京大学)・藤田 昌宏(東京大学/CREST)
(6)	11:15-11:40	マイクロアーキテクチャのCTL演繹体系を用いた検証 ○山田雄二・富岡涼太・高橋 隆一(広島市立大学)
	11:40-13:00	昼食　（ 80分 ）
5月16日(木) 午後  招待講演 座長: 池田 誠 13:00 - 14:00
(7) VLD	13:00-14:00	［招待講演］配線・配置一考 VLD2013-4	○梶谷洋司（北陸先端大）
	14:00-14:10	休憩　（ 10分 ）
5月16日(木) 午後  設計手法 座長: 高橋 篤司 14:10 - 15:25
(8) VLD	14:10-14:35	薄膜BOX-SOIを用いた超低電圧向けレベルシフタ回路の検討 VLD2013-5	○中村昌平・宇佐美公良（芝浦工大）
(9) VLD	14:35-15:00	セレクタ論理を利用した線形補間演算器設計と評価 VLD2013-6	○塩　雅史・柳澤政生・戸川　望（早大）
(10) VLD	15:00-15:25	ループパイプライン化における開始間隔短縮のためのデータ依存緩和技術 VLD2013-7	○日下部真吾・瀬戸謙修（東京都市大）
	15:25-15:35	休憩　（ 10分 ）
5月16日(木) 午後  システム設計技術 座長: 杉原 真 15:35 - 16:50
(11) VLD	15:35-16:00	スキャンシグネチャを用いたストリーム暗号Triviumへのスキャンベース攻撃手法 VLD2013-8	○藤代美佳・柳澤政生・戸川　望（早大）
(12) VLD	16:00-16:25	RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法 VLD2013-9	○川村一志・柳澤政生・戸川　望（早大）
(13) VLD	16:25-16:50	コヒーレントキャッシュを用いたSoCのシステム設計技法 VLD2013-10	森高晃大（奈良先端大）・○吉田浩章・伴野　充（米国富士通研）・中島康彦（奈良先端大）

問合先と今後の予定
VLD	VLSI設計技術研究会（VLD）   [今後の予定はこちら]
	問合先	竹中崇 (NEC) E-: ajc Tel: 044-431-7194
	お知らせ	◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/
IPSJ-SLDM	システムLSI設計技術研究会（IPSJ-SLDM）   [今後の予定はこちら]
	問合先	戸川 望 (早大) Email sldm2012g
	お知らせ	◎SLDM研究会ホームページもご覧下さい． http://www.sig-sldm.org/

Last modified: 2013-05-13 16:07:43