| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| MW (第二種研究会) |
2017-06-14 - 2017-06-16 |
海外 | KMUTT（タイ・バンコク） | ［ショートペーパー］RF Characteristics of SOTB Devices for GHz Frequency Applications ○Van-Trung Nguyen・Koichiro Ishibashi（UEC） |
The paper presents RF characteristics of the 65nm SOTB CMOS ... [more] | |
| ICD, CPSY (共催) |
2016-12-15 15:30 |
東京 | 東京工業大学 | ［ポスター講演］65nmSOTBプロセスを用いたH.265/HEVC向け整数精度DCT ○野田一善・範 公可（電通大）  ICD2016-90 CPSY2016-96 |
近年，映像機器の高解像度化によりデータ量の増大が問題となっている．そこで注目されているのがH.265/HEVCといった動... [more] | ICD2016-90 CPSY2016-96 p.117 |
| AP (第二種研究会) |
2016-02-29 17:00 |
海外 | Telecommunications University, Nha Trang | An ASIC Implementation of Hardware Logarithm Generator for Digital Signal Processing in Communication Systems ○Van-Thuan Sai・Van-Phuc Hoang（LQDTU） |
In this paper, we present an efficient hardware approximatio... [more] | |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 11:35 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 65nm薄膜BOX-SOIとバルクプロセスにおけるSETパルス幅の電圧依存性の評価 ○曽根崎詠二・張 魁元・古田 潤・小林和淑（京都工繊大） VLD2014-84 DC2014-38 |
近年、プロセスの微細化や高集積化により消費電力の増加が問題になっている。 低消費電力の実現には、低電圧化が最も効果的で... [more] |
VLD2014-84 DC2014-38 pp.93-97 |
| SR | 2013-10-24 13:00 |
大阪 | 大阪大学 | ［技術展示］Time-Based型ADC(TAD)を用いたRF受信IC ○寺澤智仁・神谷有志・川島宏之・今井謙一郎・鈴木正信・渡辺高元・田口信幸・澤田 学（デンソー）・Hou Yu・廣岡慶之・Ninh Hong Phuc・宮原正也・松澤 昭（東工大） SR2013-62 |
広帯域Gmセルを用いたパッシブミキサによってダイレクトコンバージョン方式を実現するRF部と、Time-Based型A/D... [more] | SR2013-62 pp.49-54 |
| RECONF | 2011-09-26 10:45 |
愛知 | 名古屋大学(NCES) | 低電力アクセラレータCMA-1におけるウェーブパイプラインの適用 ○小崎信明・安田好宏・斉藤貴樹・池淵大輔・木村優之・天野英晴（慶大）・中村 宏（東大）・宇佐美公良（芝浦工大）・並木美太郎（東京農工大）・近藤正章（電通大） RECONF2011-22 |
CMA-1 はチップサイズ2.1mm×4.2mm で65nmCMOS プロセスで製造され、レジスタを持たないデータ幅24... [more] | RECONF2011-22 pp.1-6 |
| RECONF | 2011-05-13 10:45 |
北海道 | 北海道大学工学部Ｂ３棟 | 低電力アクセラレータSLD-1にけるアプリケーションプログラムの最適化 ○小崎信明・安田好宏・斉藤貴樹・池淵大輔・木村優之・天野英晴（慶大）・中村 宏（東大）・宇佐美公良（芝浦工大）・並木美太郎（東京農工大）・近藤正章（電通大） RECONF2011-15 |
SLD-1 はチップサイズ2.1mm×4.2mm で65nmCMOS プロセスで製造され，レジスタを持たないデータ幅24... [more] | RECONF2011-15 pp.85-90 |
| RECONF, VLD, CPSY (共催) IPSJ-SLDM (連催) [詳細] |
2011-01-18 15:10 |
神奈川 | 慶應義塾大学日吉キャンパス | 超低電力アクセラレータSLD（Silent Large Datapath）の実機評価 ○小崎信明・安田好宏・齊藤貴樹・池淵大輔・木村優之・天野英晴（慶大）・中村 宏（東大）・宇佐美公良（芝浦工大）・並木美太郎（東京農工大）・近藤正章（電通大） VLD2010-110 CPSY2010-65 RECONF2010-79 |
近年，モバイル機器の高機能化に伴い，高性能かつ低電力なアクセラレータに対する要求が高まっている．これを達成するための手段... [more] | VLD2010-110 CPSY2010-65 RECONF2010-79 pp.175-180 |
| SDM, VLD (共催) |
2007-10-30 15:50 |
東京 | 機械振興会館 | 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証 ○佃 栄次（ルネサステクノロジ）・鎌倉良成（阪大）・高篠裕行・岡垣 健・内田哲也・林 岳・谷沢元昭・永久克己・若原祥史・石川清志・土屋 修・井上靖朗（ルネサステクノロジ）・谷口研二（阪大） VLD2007-59 SDM2007-203 |
本研究では、フル3D プロセスシミュレーターによる応力計算と反転層のサブバンドを考慮したkp 法にもとづくバンド計算から... [more] | VLD2007-59 SDM2007-203 pp.43-46 |
| ICD | 2007-04-13 09:40 |
大分 | 大分県・湯布院・七色の風 | ［招待講演］A 65 nm Embedded SRAM with Wafer Level Burn-In Mode, Leak-Bit Redundancy and E-trim Fuse for Known Good Die ○Shigeki Ohbayashi・Makoto Yabuuchi・Kazushi Kono（Renesas Technology）・Yuji Oda（Shikino High-Tech）・Susumu Imaoka（Renesas Design）・Keiichi Usui（Daioh Electric）・Toshiaki Yonezu・Takeshi Iwamoto・Koji Nii・Yasumasa Tsukamoto・Masashi Arakawa・Takahiro Uchida・Hiroshi Makino・Koichiro Ishibashi・Hirofumi Shinohara（Renesas Technology） ICD2007-11 |
[more] | ICD2007-11 pp.59-64 |
| ICD, SDM (共催) |
2006-08-18 12:05 |
北海道 | 北海道大学 | 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発 ○今岡 進（ルネサスデザイン）・新居浩二（ルネサステクノロジ）・増田康浩（ルネサスデザイン）・薮内 誠・塚本康正・大林茂樹・五十嵐元繁・冨田和朗・坪井信生・牧野博之・石橋孝一郎・篠原尋史（ルネサステクノロジ） |
65nmテクノロジを適用した高密度の8T-dual-port(DP)-SRAMを開発した。プライオリティー行デコーダとビ... [more] | SDM2006-148 ICD2006-102 pp.133-136 |
[研究会発表申込システムのトップページに戻る]