| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| RECONF, VLD (共催) |
2024-01-29 14:40 |
神奈川 | 新川崎 創造のもり AIRBIC 会議室1～4 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
極低温下で動作する信号処理ASICの実現に向けたFPGA向けデザインのマイグレーション ○今川隆司（明大）・小山雄輝・小林和淑（京都工繊大）・三好健文（キュエル）  VLD2023-85 RECONF2023-88 |
我々は，大規模汎用量子コンピュータの実現を目標に，極低温下で動作する信号処理ASICの開発を進めており，現在は，常温環境... [more] | VLD2023-85 RECONF2023-88 pp.31-34 |
| NC, NLP (併催) |
2016-01-28 15:00 |
福岡 | 九州工業大学 若松キャンパス | ハードウェア指文字認識システム用オフチップ学習アルゴリズム ○玉置将幸・肥川宏臣（関西大） NC2015-57 |
本論文では，オフチップ学習における特徴ベクトルの摂動付加によるハードウェア指文字認識システムの 認識性能の改善について... [more] |
NC2015-57 pp.7-12 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-11-30 14:15 |
福岡 | 九州大学医学部百年講堂 | An FPGA Implementation of CRC Slicing-by-N algorithms ○Amila Akagic・Hideharu Amano（Keio Univ.） RECONF2010-42 |
Cyclic Redundancy Check (CRC) is an error detection scheme t... [more] | RECONF2010-42 pp.19-24 |
| VLD, CPSY, RECONF (共催) IPSJ-SLDM (連催) [詳細] |
2010-01-26 13:55 |
神奈川 | 慶應義塾大学日吉キャンパス | Computer Aided Detection System Implementation for recognize cancer in Mammograms over a FPGA ○Yessica Suarez Henandez（IPN/Univ. of Electro-Comm.）・Sayaka Akioka・Tsutomu Yoshinaga・Volodymyr Ponomaryov・Gonzalo Duchen Sanchez（Univ. of Electro-Comm.） VLD2009-77 CPSY2009-59 RECONF2009-62 |
A Computer Aided Detection, CAD, system was implemented usin... [more] | VLD2009-77 CPSY2009-59 RECONF2009-62 pp.47-52 |
| DC | 2009-06-19 13:30 |
東京 | 機械振興会館 | ［招待講演］High-level Design for Test Tools & Industrial Design Flows ○Chouki Aktouf（DeFacTo） DC2009-14 |
[more] | DC2009-14 pp.25-28 |
| DC | 2009-02-16 11:30 |
東京 | 機械振興会館 | 算盤アーキテクチャを用いた10進加算器とその剰余演算への応用 ○飯島唯仁・魏 書剛（群馬大） DC2008-71 |
従来、10進数を計算機上で扱うときは、BCD数表現が用いられる。それはBCD数を用いることによって、10進数の演算回路を... [more] | DC2008-71 pp.19-23 |
| ET | 2008-12-13 09:50 |
宮崎 | 宮崎大 | FPGAを使った論理回路設計入門用教材の開発 ○小田井 圭・小松恵一（湘北短大） ET2008-59 |
HDL言語による論理回路設計の教育用演習システムを開発したので報告する。本演習システムは、短期大学の情報系学科での教育用... [more] | ET2008-59 pp.7-10 |
| NC | 2008-11-08 10:30 |
佐賀 | 佐賀大学 | 自己組織化マップハードウェアの自動生成について ○小野尾 彰（大分大）・肥川宏臣（関西大） NC2008-65 |
本文は，T. Kohonen の提案した自己組織化マップ(Self-Organizing Map: SOM) のVHSI... [more] | NC2008-65 pp.37-42 |
| CPM, ICD (共催) |
2008-01-18 09:40 |
東京 | 機械振興会館 | 算盤アーキテクチャに基づく算術演算回路 ○長澤俊介・魏 書剛（群馬大） CPM2007-137 ICD2007-148 |
算術演算回路において、桁上げ伝搬は演算時間を制限している。桁上げ伝搬段 数を減らすため、数多くの高基数加算アルゴリズム... [more] |
CPM2007-137 ICD2007-148 pp.53-58 |
| EMT, OPE, MW (共催) |
2007-08-02 09:50 |
北海道 | 室蘭工業大学 | 時間領域境界要素法専用計算機のシステム方式検討および論理回路設計 ○川口秀樹（室蘭工大）・藤田和広（北大） MW2007-44 OPE2007-31 |
著者らはこれまでマイクロ波の時間領域シミュレーションのための時間領域境界要素法の開発を行ってきた．境界積分法での定式化に... [more] | MW2007-44 OPE2007-31 pp.13-18 |
| VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2007-01-17 14:50 |
東京 | 慶応大学（日吉） | SD数剰余加算を用いた剰余除算回路の構成 ○賈 鵬・魏 書剛（群馬大） |
本稿では、剰余除算を高速に行うため、SD(Signed-Digit)数表現を用いた剰余 数加算を導入する。まず、２進数... [more] |
VLD2006-88 CPSY2006-59 RECONF2006-59 pp.19-24 |
[研究会発表申込システムのトップページに戻る]