Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
VLD2007-82
［フェロー記念講演］Social Information Infrastructure and Dependable VLSI
○Hiroto Yasuura（Kyushu Univ.）
pp. 1 - 6
VLD2007-83
種々の部分積加算構造に対応したテスト容易な乗算器の設計手法
○鬼頭信貴・高木直史（名大）
pp. 7 - 12
VLD2007-84
Thermal-Aware Test Scheduling with Cycle-Accurate Power Profiles and Test Partitioning
○Thomas Edison Yu・Tomokazu Yoneda（NAIST）・Krishnendu Chakrabarty（Duke Univ.）・Hideo Fujiwara（NAIST）
pp. 13 - 18
VLD2007-85
パス遅延故障を検出可能な回路の構成に関する一検討
○渡邊孝志・吉田たけお（琉球大）
pp. 19 - 24
VLD2007-86
LSIのデータ通信消費電力を削減するリソースバインディング手法
○世渡秀和・伊藤和人（埼玉大）
pp. 25 - 30
VLD2007-87
部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計
○川島裕崇・中村一博・高木直史・高木一義（名大）
pp. 31 - 36
VLD2007-88
AESにおける合成体SubBytes向けパワーマスキング乗算回路の設計
○川畑伸幸・奈良竜太・戸川 望・柳澤政生・大附辰夫（早大）
pp. 37 - 42
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．