Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
VLD2007-137
積グラフ探索を利用した実用的なプロトコル変換器の自動合成と検証
○石川悠司・小松 聡・藤田昌宏（東大）
pp. 1 - 6
VLD2007-138
ヘテロジーニアスマルチプロセッサのソフトエラー脆弱性を低減するタスクスケジューリング技術
○杉原 真（豊橋技科大/JST）
pp. 7 - 12
VLD2007-139
RTL電力マクロモデルの高精度化の一手法
大槻正明・○河合真登・福井正博（立命館大）
pp. 13 - 18
VLD2007-140
データパス合成における最小遅延補正演算器数の最小化手法
○井上恵介・金子峰雄・岩垣 剛（北陸先端大）
pp. 19 - 24
VLD2007-141
命令メモリビット幅削減に基づく低エネルギーASIP合成手法
○小原俊逸・史 又華・戸川 望・柳澤政生・大附辰夫（早大）
pp. 25 - 30
VLD2007-142
ソフトモジュールを含むアナログフロアプラン手法の提案
○村田健太朗・佐々木一也・董 青・李 静・中武繁寿（北九州市大）
pp. 31 - 36
VLD2007-143
MOSアナログモジュール生成手法の提案
○藤井謙雄・松尾健彦・藤村 徹・楊 波・中武繁寿（北九州市大）
pp. 37 - 42
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．