電子情報通信学会技術研究報告

Print edition: ISSN 0913-5685      Online edition: ISSN 2432-6380

Volume 108, Number 23

VLSI設計技術

開催日 2008-05-09 / 発行日 2008-05-02

[PREV] [NEXT]

[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]

[PROGRAM] [BULK PDF DOWNLOAD]


目次

VLD2008-7
[招待講演]LSIのノイズ問題:アプローチとチャレンジ
○永田 真(神戸大)
pp. 1 - 6

VLD2008-8
Fast Wire Length Estimation in Obstructive Block Placement
Shuting Li(Univ. of Kitakyushu)・Tan Yan(Univ. of Illinois at Urbana-Champaign)・○Yasuhiro Takashima・Hiroshi Murata(Univ. of Kitakyushu)
pp. 7 - 12

VLD2008-9
Analysis of Effects of Input Arrival Time Variations on On-Chip Bus Power Consumption
○Masanori Muroyama・Tohru Ishihara・Hiroto Yasuura(Kyushu Univ.)
pp. 13 - 18

VLD2008-10
Fine-Grained Power Gating Based on the Controlling Value of Logic Gates
○Lei Chen(Waseda Univ.)・Takashi Horiyama(Saitama Univ.)・Yuichi Nakamura(NEC)・Shinji Kimura(Waseda Univ.)
pp. 19 - 24

VLD2008-11
サブ100mW H.264/AVC MP@L4.1 HDTV解像度対応整数画素精度動き検出プロセッサコア
○水野孝祐・宮越純一・村地勇一郎・濱本真生・飯沼隆弘・石原朋和・印 芳・李 将充・上農哲也・川口 博・吉本雅彦(神戸大)
pp. 25 - 30

VLD2008-12
高信頼性モードと高速アクセスモードを有するディペンダブルSRAM
○奥村俊介・藤原英弘・井口友輔・野口紘希・森田泰弘・川口 博・吉本雅彦(神戸大)
pp. 31 - 36

VLD2008-13
リアルタイム制約とSEU脆弱性制約の下でのヘテロジーニアスマルチプロセッサ合成技術
○杉原 真(豊橋技科大/JST)
pp. 37 - 42

今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。

注: 本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.


IEICE / 電子情報通信学会