Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2010] | [2011] | [2012] | [2013] | [2014] | [2015] | [2016] | [Japanese] / [English]
IE2013-46
メモリをベースにした省電力MCU内蔵フィールドプログラマブルデバイス
○松村哲哉（日大）・川村嘉郁（ルネサス エレクトロニクス）・岡田尚也（金沢大）・有本和民（岡山県立大）・牧野博之（阪工大）・松田吉雄（金沢大）
pp. 1 - 6
IE2013-47
2相ハンドシェイクプロトコル非同期式回路向けマルチクロック・マルチエッジトリガ・フリップフロップの提案
○今井 雅（弘前大）・米田友洋（NII）
pp. 7 - 12
IE2013-48
Dualパイプライン型自己同期回路の自動設計フローの構築
○伊東 敦・池田 誠（東大）
pp. 13 - 18
IE2013-49
［招待講演］画像コーデックLSIの技術動向と研究成果
○後藤 敏（早大）
p. 19
IE2013-50
［招待講演］HEVC/H.265の標準化動向とエンコーダ開発事例
○坂手寛治・本山信明（三菱電機）
p. 21
IE2013-51
“額縁形探索窓”を採用した8K-UHDTV向け速超高速動きベクトル検出アルゴリズム
○関 健太郎・榎本忠儀（中大）
pp. 23 - 28
IE2013-52
3×倍速実時間6万語彙連続音声認識のための40-nm, 54-mW音声認識専用プロセッサ
○何 光霽・宮本優貴・松田薫平・和泉慎太郎・川口 博・吉本雅彦（神戸大）
pp. 29 - 34
IE2013-53
集合演算プロセッサー(SOP) ～ 画像認識への応用 ～
○井上克己（エイ・オー・テクノロジーズ）・レ ドゥクフン・曽和将容・範 公可（電通大）
pp. 35 - 40
IE2013-54
製造後遅延調整機能を持つRDRアーキテクチャ向け高位合成手法の評価
○萩尾勇太・柳澤政生・戸川 望（早大）
pp. 41 - 46
IE2013-55
スキャンシグネチャを用いたLED暗号へのスキャンベース攻撃
○藤代美佳・柳澤政生・戸川 望（早大）
pp. 47 - 52
IE2013-56
セレクタ論理を利用したバイリニア補間演算器設計と評価
○塩 雅史・柳澤政生・戸川 望（早大）
pp. 53 - 58
IE2013-57
New Architecture for Multiple-Valued Fine-Grain Reconfigurable VLSI Based on Current-Mode Logic
○Xu Bai・Michitaka Kameyama（Tohoku Univ.）
pp. 59 - 64
IE2013-58
ワード線電位を適応的に降圧して読み出しマージンを拡大した低電圧動作6Tr CMOS SRAM
○小林伸彰・榎本忠儀（中大）
pp. 65 - 70
IE2013-59
A Delay-Locked Loop with Multi-Level Channel Length Decomposed Programming Delay Elements
Yu Zhang・Mingyu Li・Qing Dong・○Shigetoshi Nakatake（Univ. of Kitakyushu）・Bo Yang（Design Algorithm Lab）
pp. 71 - 76
IE2013-60
A 9-bit, 20MS/s SAR ADC with A Design Strategy by Synthesizing Consideration of Layout-Dependent Effects
○Gong Chen・Mingyu Li・Qing Dong・Shigetoshi Nakatake（Univ. of Kitakyushu）・Bo Yang（Design Algorithm Lab）
pp. 77 - 82
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．