Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [2019] | [Japanese] / [English]
VLD2016-70
FPGAとMPUを用いたテンプレートマッチングのハードウェアアクセラレーション
○松本優路・富岡洋一・北道淳司（会津大）
pp. 1 - 6
VLD2016-71
実数値GA専用プロセッサを用いたFIRフィルタの最適設計
○塚原彰彦・金杉昭徳（東京電機大）
pp. 7 - 12
VLD2016-72
多倍長精度積分計算を加速させる専用システムGRAPE9-MPXの開発とその応用
○台坂 博（一橋大）・中里直人（会津大）・石川 正・湯浅富久子（高エネルギー加速器研究機構）・似鳥啓吾（理研）
pp. 13 - 18
VLD2016-73
高速カメラを用いた可視光通信のための光源追跡モジュールの並列化の検討
○中原 優・泉 知論・孟 林（立命館大）・白木善史・鎌本 優・守谷健弘（NTT）
pp. 19 - 23
VLD2016-74
CPU-FPGA混在クラスタにおけるリモート部分再構成の初期性能評価
○長名保範・坂本洋平・松田紘作・大久保慎也（琉球大）
pp. 25 - 29
VLD2016-75
高速シリアル光インターコネクトを用いたFPGA分割実装
○村瀬 大・高木大智・尼崎太樹・久我守弘・飯田全広・末吉敏則（熊本大）
pp. 31 - 36
VLD2016-76
マルチノードFPGAによるストリームデータ分散結合処理
○多田昂介・川原尚人・吉見真聡・策力木格・吉永 努（電通大）
pp. 37 - 42
VLD2016-77
GPUの計算結果を集約する10GbE FPGAスイッチの検討
○竹本一馬・林 愛美・森島 信・松谷宏紀（慶大）
pp. 43 - 48
VLD2016-78
DCNNに最適なCGRAの探索と予備評価
○一倉孝宏（奈良先端大/コニカミノルタ）・山野龍佑・福岡久和・中島康彦（奈良先端大）
pp. 49 - 54
VLD2016-79
畳込みニューラルネットワークのニューロン刈りによるメモリ量削減とFPGA実現について
○藤井智也・佐藤真平・中原啓貴（東工大）・本村真人（北大）
pp. 55 - 60
VLD2016-80
IoT/CPS技術を支援する高位合成フレームワークの構想
○照屋大地・中條拓伯（東京農工大）
pp. 61 - 66
VLD2016-81
MCU-FPGA複合システム向けフレームワークの検討
○鈴木涼太・中條拓伯（東京農工大）
pp. 67 - 72
VLD2016-82
VRアプリケーションのためのリモートGPU割り当ての検討
○森島 信・岡崎真博（慶大）・松谷宏紀（慶大/JST/NII）
pp. 85 - 90
VLD2016-83
アプリケーション中の通信にPEACH3を利用した場合の評価
○金田隆大（慶大）・塙 敏博（東大）・天野英晴（慶大）
pp. 91 - 96
VLD2016-84
GPUによるオブジェクト分割フレネルホログラム生成処理の最適化検討
○渡邉晋平（宇都宮大）・ボアズ ジェシー ジャッキン（NICT）・大川 猛・大津金光・横田隆史・早崎芳夫・谷田貝豊彦・馬場敬信（宇都宮大）
pp. 97 - 102
VLD2016-85
多重ループの動的挙動解析のためのループブロックを導入したパスプロファイラの実現
○菊池祐貴・大津金光・馬場敬信・横田隆史・大川 猛（宇都宮大）
pp. 103 - 108
VLD2016-86
耐タンパ性のための位置レジスタ表現の検討
○佐藤清広・藤枝直輝・市川周一（豊橋技科大）
pp. 109 - 114
VLD2016-87
消費エネルギーを分配した領域毎に立上げ可能なプロセッサの検討
○金子博昭・金杉昭徳（東京電機大）
pp. 115 - 120
VLD2016-88
電力性能効率に優れた二値化ディープニューラルネットワークのFPGA実装
○米川晴義・中原啓貴（東工大）・本村真人（北大）
pp. 127 - 132
VLD2016-89
［ショートペーパー］ニューラルネットワークのROS準拠FPGAコンポーネント化の初期検討
○松本拓也・山科和史・大川 猛・大津金光・横田隆史（宇都宮大）
pp. 133 - 134
VLD2016-90
マルチFPGA上でのCNNの実装
○武者千嵯（慶大）・工藤知宏（東大）・鯉渕道紘（NII）・天野英晴（慶大）
pp. 135 - 140
VLD2016-91
ストリームデータに対するマハラノビス距離に基づく外れ値検出手法のFPGA実装
○荒井悠人・若林真一・永山 忍・稲木雅人（広島市大）
pp. 141 - 146
VLD2016-92
新しい剰余SD数加算アルゴリズムとRSA暗号処理への応用
○石川和誠・田中勇樹・魏 書剛（群馬大）
pp. 147 - 152
VLD2016-93
Trace-Driven Emulation of Large-Scale Networks-on-Chip on FPGAs
○Thiem Van Chu・Kenji Kise（Tokyo Tech）
pp. 153 - 158
VLD2016-94
自然エネルギーによる低電力リコンフィギュアラブルアクセラレータの動作
○畔上佳太・増山滉一朗・奥原 颯・天野英晴（慶大）
pp. 159 - 164
VLD2016-95
典型的な回路を用いた近似演算における入力系列の演算精度への影響の調査
○佐藤真平・右近祐太・高橋篤司（東工大）
pp. 165 - 170
VLD2016-96
高精度ストカスティック演算のためのFSM設計
○多和田雅師・柳澤政生・戸川 望（早大）
pp. 171 - 174
VLD2016-97
Verify機能を備えた不揮発性フリップフロップの提案と評価
○赤池純也・宇佐美公良（芝浦工大）
pp. 175 - 180
VLD2016-98
三次元積層チップの発熱におけるチップ内温度の過渡解析およびその評価
○安田匠吾・宇佐美公良（芝浦工大）
pp. 181 - 186
VLD2016-99
FPGA NICを用いたブロックチェーン分散型台帳のキャッシング
○榊原優真・中村幸平（慶大）・松谷宏紀（慶大/JST/NII）
pp. 203 - 208
VLD2016-100
10GbE FPGAスイッチによるMapReduce遅延タスクの代理応答
○三塚皐矢・林 愛美（慶大）・松谷宏紀（慶大/JST/NII）
pp. 209 - 214
VLD2016-101
凖最適な単方向ネットワークの構成法と評価
○十時知滉・中原 浩・藤木大地（慶大）・鯉渕道紘（NII）・天野英晴（慶大）
pp. 215 - 220
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．