| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:30 |
鹿児島 | 鹿児島県文化センター | ビアプログラマブルアーキテクチャVPEX4 (1) ～ 配線混雑度改善と低消費電力性能向上のための基本論理素子の改良 ～ ○堀 遼平・大谷 拓・人見達郎・上口翔大（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大）  VLD2013-71 DC2013-37 |
LSI微細プロセス技術とともに，マスクコストの高騰が問題となっている．この問題に対して，我々はビアプログラマブル技術の利... [more] | VLD2013-71 DC2013-37 pp.81-86 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 09:50 |
福岡 | 九州大学百年講堂 | ビアプログラマブルロジックVPEXの配置配線ツールを用いた性能評価 ○大谷 拓・堀 遼平・上岡泰輔（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2012-90 DC2012-56 |
当研究室では，ビア層をカスタマイズすることで任意の論理を実現可能なビアプログラマブルロジックVPEXの開発，研究を行って... [more] | VLD2012-90 DC2012-56 pp.177-182 |
| VLD | 2012-03-06 10:35 |
大分 | ビーコンプラザ | ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価 ○大谷 拓・堀 遼平・北森達也・上岡泰輔（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2011-121 |
当研究室では，ビア層をカスタマイズすることで任意の論理を実現可能なビアプログラマブルアーキテクチャVPEXの開発，研究を... [more] | VLD2011-121 pp.7-12 |
| ICD | 2011-12-15 16:10 |
大阪 | 大阪大学会館 | ［ポスター講演］ビアプログラマブルアナログ(VPA)の提案と基本素子構造の検討 ○中澤 亮・堀 遼平・上田佳祐・汐崎 充・藤田智弘・藤野 毅（立命館大） ICD2011-120 |
デジタル回路においては，FPGAのようなフィールドプログラマブル回路が普及しているが，アナログ処理用のフィールドプログラ... [more] | ICD2011-120 pp.99-103 |
| VLD | 2011-03-04 15:30 |
沖縄 | 沖縄県男女共同参画センター | ビアプログラマブルASICアーキテクチャVPEX3の面積と遅延評価 ○上岡泰輔・北森達也・堀 遼平（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） VLD2010-146 |
複合ゲート型Exclusive-ORとNOTゲートで基本論理素子(LE)を構成するビアプログラマブルASICアーキテクチ... [more] | VLD2010-146 pp.177-182 |
[研究会発表申込システムのトップページに戻る]