Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2006] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [Japanese] / [English]
RECONF2007-15
ディジット幅変換機能付きメモリの提案とその応用
○山辺裕樹・谷川一哉・弘中哲夫（広島市大）
pp. 1 - 6
RECONF2007-16
再構成デバイスとしても動作するメモリ（MPLD）の一実装例
○吉原理記・平川直樹・谷川一哉・弘中哲夫（広島市大）・佐藤正幸（ジェネシス・テクノロジー）
pp. 7 - 12
RECONF2007-17
DS-HIEアーキテクチャにおける配線構造の検討
○頭山哲也・谷川一哉・弘中哲夫（広島市大）
pp. 13 - 18
RECONF2007-18
マルチコンテキスト光再構成型ゲートアレイ
○山口直樹・渡邊 実（静岡大）
pp. 19 - 22
RECONF2007-19
ODRGA-VLSIのゲートアレイ動作時における高速再構成
○中島真央・渡邊 実（静岡大）
pp. 23 - 27
RECONF2007-20
ダイナミック光再構成アーキテクチュアの再構成時間と保持時間の測定
○瀬戸大作・渡邊 実（静岡大）
pp. 29 - 33
RECONF2007-21
［招待講演］カーチューナ向けリコンフィギュラブルアーキテクチャ
○小曽根 真・平瀬勝典・飯塚和久・平松達夫（三洋電機）・木村晋二（早大）
pp. 35 - 40
RECONF2007-22
FPGA向けクラスタリング及び配置における同時最適化手法の一検討
○篠原 拓・飯田全広・末吉敏則（熊本大）
pp. 41 - 46
RECONF2007-23
SoPCをベースとした組込みシステムのハードウェア/ソフトウェア分割手法
島田健市（NECエレクトロニクス）・○福士 将・堀口 進（東北大）
pp. 47 - 52
RECONF2007-24
IP再利用のための動的再構成可能プロトコル変換器合成手法
○石川悠司・小松 聡・藤田昌宏（東大）
pp. 53 - 58
RECONF2007-25
［特別講演］リコンフィギャラブル論理回路に関する技術動向について
○金田孝之（特許庁）
pp. 59 - 64
RECONF2007-26
NFA埋め込み型パターンマッチング回路におけるマルチバイト処理化に関する検討
○山垣則夫・神谷聡史（NEC）
pp. 65 - 70
RECONF2007-27
Pipeline MD5 Implementations on FPGA with Data Forwarding
○Hoang Anh Tuan・Katsuhiro Yamazaki・Shigeru Oyanagi（Ritsumeikan Univ）
pp. 71 - 76
RECONF2007-28
Performance Evaluation of Dynamic-Reconfigurable Processor MuCCRA-1 with Various Applications
○Adepu Parimala・Yohei Hasegawa・Vasutan Tunbunheng・Hideharu Amano（Keio Univ.）
pp. 77 - 82
RECONF2007-29
直接実行モードを持つ動的リコンフィギャラブルプロセッサの提案
○佐野 徹・長谷川揚平・堤 聡・天野英晴（慶大）
pp. 83 - 88
RECONF2007-30
Representing dynamically reconfigurable architectures for placement and routing based on graphs with configuration information
○Vasutan Tunbunheng・Yohei Hasegawa・Satoshi Tsutsumi・Hideharu Amano（Keio Univ.）
pp. 89 - 94
RECONF2007-31
動的リコンフィギャラブルプロセッサアレイにおける動的周波数制御によるエネルギー削減手法の検討
○堤 聡・長谷川揚平・西村 隆・天野英晴（慶大）
pp. 95 - 100
今後、次の点を修正する予定です。(1)欠けている表紙画像・奥付画像を補完いたします。(2)欠けている発行日の情報を補完いたします。
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．