Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2007] | [2008] | [2009] | [2010] | [2011] | [2012] | [2013] | [Japanese] / [English]
VLD2010-84
UMLアクティビティ図のハードウェア記述言語NSLへの動作合成
上陰敏弘・○山崎亮太（東海大）・清水尚彦（東海大/IP ARCH）
pp. 1 - 6
VLD2010-85
Cell Broadband Engineクラスタにおける開発負担軽減のためのミドルウェアの実装と評価
○鎌田俊昭・設楽明宏・西川由理（慶大）・吉見真聡（同志社大）・天野英晴（慶大）
pp. 7 - 12
VLD2010-86
ベイジアンネットワークを利用した大規模計算機ネットワークにおける障害診断手法の提案と予備評価
○原島真悟（慶大）・藪崎仁史（日立）・坂本 亘（阪大）・西 宏章（慶大）
pp. 13 - 18
VLD2010-87
エネルギーマネジメントセンサネットワークの実装及び家庭環境への適用
○栖原幸郎・中部知久・西 宏章（慶大）
pp. 19 - 24
VLD2010-88
アンテナ設計のためのFDTD法による電磁界シミュレーションのGPUへの実装
○土肥慶亮・柴田裕一郎・小栗 清・藤本孝文（長崎大）
pp. 25 - 30
VLD2010-89
FPGAの配線処理におけるチャネル幅探索の分散並列化
○澤田拡臣・久我守弘・末吉敏則（熊本大）
pp. 31 - 36
VLD2010-90
高位合成における可変スケジューリングの近似手法
○曽根康介・石浦菜岐佐（関西学院大）
pp. 37 - 42
VLD2010-91
最大の可観測性ドントケア集合の抽出におけるCODCを用いた近似手法
○髙田大河・松永裕介（九大）
pp. 43 - 48
VLD2010-92
動的リコンフィギャラブルプロセッサにおける動的電源切替による電力削減効果とオーバーヘッドを低減するマッピング手法
○山本辰也（芝浦工大）・弘中和衛（慶大）・早川勇輝（芝浦工大）・木村優之・天野英晴（慶大）・宇佐美公良（芝浦工大）
pp. 49 - 54
VLD2010-93
AllianceVHDLツールセットによるROHM0.18μｍチップ試作検証 ～ 配置配線検証ツールの試行 ～
○細川達也・今井紘士（東海大）・清水尚彦（東海大/IP ARCH）
pp. 55 - 61
VLD2010-94
プログラム併合によるコンパイラのリグレッションテストの高速化
○森本和志・石浦菜岐佐（関西学院大）・内山裕貴（ケイ・オプティコム）・引地信之（SRA）
pp. 63 - 67
VLD2010-95
プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング
○多賀惣一朗（関西学院大）・久村孝寛（NEC/阪大）・石浦菜岐佐（関西学院大）・武内良典・今井正治（阪大）
pp. 69 - 74
VLD2010-96
最小SD数表現を用いた剰余演算とFIRフィルタ回路への応用
○陳 睿・田中勇樹・魏 書剛（群馬大）
pp. 75 - 80
VLD2010-97
多項式表現のゲインを用いた音響信号レベル圧縮特性
○宮下達也・茂木和弘・魏 書剛（群馬大）
pp. 81 - 85
VLD2010-98
オートマトンの分割に基づく正規表現マッチング回路の実現について
○中原啓貴・笹尾 勤・松浦宗寛（九工大）
pp. 105 - 110
VLD2010-99
浮動小数点データ圧縮ハードウェアのための複数ストリーム符号化方式
○佐野健太郎・片平和也・山本 悟（東北大）
pp. 111 - 116
VLD2010-100
HOG特徴とAdaBoostによる人検出処理のFPGAへの実装
○大戸和博・土肥慶亮・柴田裕一郎・小栗 清（長崎大）
pp. 117 - 122
VLD2010-101
再構成可能論理デバイスをもちいた認識制御システムの試作環境の基礎検討
○泉 知論（立命館大）
pp. 123 - 126
VLD2010-102
動的部分再構成を利用した切替可能なAES S-box回路の評価
○山田菜穂子（慶大）・岩井啓輔・黒川恭一（防衛大）・天野英晴（慶大）
pp. 127 - 132
VLD2010-103
動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討
○古島直道・渡邊誠也・名古屋 彰（岡山大）
pp. 133 - 138
VLD2010-104
クラスタベースFPGAにおける論理ブロック内のローカル配線最適化
○益満裕司・尼崎太樹・飯田全広・末吉敏則（熊本大）
pp. 139 - 144
VLD2010-105
スイッチブロックのトポロジに着目したFPGAの配線テスト手法
○用正博紀・井上万輝・尼崎太樹・飯田全広・末吉敏則（熊本大）
pp. 145 - 150
VLD2010-106
MEMSダイナミック光再構成型ゲートアレイにおけるMEMS組立精度
○森田裕宣・渡邊 実（静岡大）
pp. 151 - 156
VLD2010-107
［招待講演］FPGAを対象とした束データ方式による非同期式回路の設計
○齋藤 寛（会津大）
pp. 157 - 162
VLD2010-108
マルチアクセラレータ型動的再構成プロセッサの実装
○猪狩修平・北道淳司・奥山祐市・黒田研一（会津大）
pp. 163 - 168
VLD2010-109
超低電力アクセラレータSLD(Silent Large Datapath) の提案
○安田好宏・小崎信明・木村優之・齊藤貴樹・池淵大輔・天野英晴（慶大）・中村 宏（東大）・宇佐美公良（芝浦工大）・並木美太郎（東京農工大）・近藤正章（電通大）
pp. 169 - 174
VLD2010-110
超低電力アクセラレータSLD（Silent Large Datapath）の実機評価
○小崎信明・安田好宏・齊藤貴樹・池淵大輔・木村優之・天野英晴（慶大）・中村 宏（東大）・宇佐美公良（芝浦工大）・並木美太郎（東京農工大）・近藤正章（電通大）
pp. 175 - 180
VLD2010-111
FPGAを用いたデータストリームに対するウィンドウジョインの検討
○寺田祐太・三好健文（電通大）・川島英之（筑波大）・吉永 努（電通大）
pp. 181 - 186
VLD2010-112
FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証
○高前田伸也・笹河良介・吉瀬謙二（東工大）
pp. 187 - 192
VLD2010-113
FPGAによる高速で扱いやすいLCD表示器の実装と評価
○藤枝直輝・吉瀬謙二（東工大）
pp. 193 - 198
VLD2010-114
PC-FPGA複合クラスタにおけるゲートウェイと遠隔呼出し機構
小畑正貴・○上嶋 明・尾崎 亮（岡山理科大）
pp. 199 - 204
VLD2010-115
複数のFPGAを用いたデータフローマシン構築の検討
○田舎片健太・森下博和（慶大）・長名保範（成蹊大）・藤田直行（JAXA）・天野英晴（慶大）
pp. 205 - 210
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．