Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2009] | [2010] | [2011] | [2012] | [2013] | [2014] | [2015] | [Japanese] / [English]
VLD2012-136
エラートレラントアプリケーションのための多重縮退故障を用いた論理簡単化アルゴリズム
○亀井惇平・松木伸伍・岩垣 剛・市原英行・井上智生（広島市大）
pp. 1 - 6
VLD2012-137
パラメータ推定に基づくIDDQ電流しきい値決定のオンラインテストに向けた高速化
○新谷道広・佐藤高史（京大）
pp. 7 - 12
VLD2012-138
オンチップセンサを用いたばらつき自己補償手法の検討
○樋口裕磨・橋本昌宜・尾上孝雄（阪大）
pp. 13 - 17
VLD2012-139
APR法に基づくLegalization手法
○平江正太・石川真帆・高島康裕（北九州市大）
pp. 19 - 24
VLD2012-140
TSVの挿入を制御する解析的配置手法
○森田耕司・高島康裕（北九州市大）
pp. 25 - 29
VLD2012-141
Rectilinear Blockに対する解析的配置手法
○五反田明了・高島康裕（北九州市大）
pp. 31 - 36
VLD2012-142
凸多角形素子に対する最小総変位配置実現手法
○松ヶ野紘樹・平江正太・高島康裕（北九州市大）
pp. 37 - 42
VLD2012-143
C言語動作記述における多重ループ自動パイプライン化のための一手法
○南部真宏・神戸尚志（近畿大）
pp. 43 - 48
VLD2012-144
粗粒度再構成可能回路自動生成のための高速化手法とその評価
○荒木統行・神戸尚志（近畿大）
pp. 49 - 54
VLD2012-145
既存RTL資産の高位からの再合成アプローチ
○立岡真人・金子峰雄（北陸先端大）
pp. 55 - 60
VLD2012-146
高信頼なネットワークオンチップ実現のためのマルチタスクのスケジューリングとアロケーション
○齋藤 寛（会津大）・米田友洋（NII）・中村祐一（NEC）
pp. 61 - 66
VLD2012-147
［招待講演］サイバーフィジカルシステムとLSI設計技術
○加藤真平・枝廣正人（名大）
pp. 67 - 69
VLD2012-148
小型SoG-LCDの入力配線用最適設計手法とその評価
○水津太一・築山修治（中大）
pp. 71 - 76
VLD2012-149
単層プリント基板のための各ネットの目標配線長達成性を考慮した配線手法
○篠田享佑・高橋篤司（東工大）
pp. 77 - 82
VLD2012-150
マルチコアプロセッサのための配線領域共有並列概略配線手法
○新谷康弘・稲木雅人・永山 忍・若林真一（広島市大）
pp. 83 - 88
VLD2012-151
［記念講演］Line Sharing Cache: Exploring Cache Capacity with Frequent Line Value Locality
○Keitarou Oka・Hiroshi Sasaki・Koji Inoue（Kyushu Univ.）
p. 89
VLD2012-152
［記念講演］An Adaptive Current-Threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation
○Michihiro Shintani・Takashi Sato（Kyoto Univ.）
p. 91
VLD2012-153
［記念講演］Network Simplex Method Based Multiple Voltage Scheduling in Power-Efficient High-Level Synthesis
○Cong Hao・Song Chen・Takeshi Yoshimura（Waseda Univ.）
pp. 93 - 98
VLD2012-154
確率的動作モデルを用いたオシレータベース真性乱数生成回路のワーストケース設計手法
○天木健彦・橋本昌宜（阪大）・密山幸男（高知工科大）・尾上孝雄（阪大）
pp. 99 - 104
VLD2012-155
細粒度パワーゲーティングにおけるスリープ制御回路の消費電力低減化手法の検討と評価
○鶴井敬大・宇佐美公良・橋田達徳・武藤徹也・島田祐樹（芝浦工大）
pp. 105 - 110
VLD2012-156
公的検定用プロセッサCOMET IIの組込み向けソフトコアとしての設計と評価
○木本 慧・泉 知論（立命館大）
pp. 111 - 116
VLD2012-157
相関が存在する再収斂パスの遅延解析
○細木雅世・佐々木浩志・高島康裕（北九州市大）
pp. 117 - 121
VLD2012-158
チャネル長分割を利用した遅延制御回路とその応用
○豊田優一・中島由貴・藤村 徹・中武繁寿（北九州市大）
pp. 123 - 128
VLD2012-159
Test Planning for Post-Silicon Skew Tuning Based on Graph Partitioning
○Mineo Kaneko（JAIST）
pp. 129 - 133
VLD2012-160
故障確率を考慮した階層型フォールト解析とその実装評価
○後藤 輝・吉川雅弥（名城大）
pp. 135 - 140
VLD2012-161
フォールト解析対策回路を対象としたハードウェアトロイの実装と評価
○塚平峻矢・松島大祐（名城大）・熊木武志（立命館大）・吉川雅弥（名城大）
pp. 141 - 146
VLD2012-162
レジスタビット反転を用いた経年劣化に強靭な多重化回路
○岡田翔伍・増田政基（京都工繊大）・姚 駿・嶋田 創（奈良先端大）・小林和淑（京都工繊大）
pp. 147 - 152
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．