Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2010] | [2011] | [2012] | [2013] | [2014] | [2015] | [2016] | [Japanese] / [English]
VLD2013-1
Performance-driven SRAM Macro Design with Parameterized Cell Considering Layout-dependent Effects
○Yu Zhang・Shigetoshi Nakatake（Univ. of Kitakyushu）
pp. 1 - 6
VLD2013-2
束データ方式による非同期式回路を対象としたシミュレーテッドアニーリングとシーケンスペアによるフロアプラン手法
飯塚 成・○齋藤 寛（会津大）
pp. 7 - 12
VLD2013-3
接続性を考慮した完全並走配線最長化手法
山崎浩治・○小平行秀（会津大）
pp. 13 - 18
VLD2013-4
［招待講演］配線・配置一考
○梶谷洋司（北陸先端大）
pp. 37 - 41
VLD2013-5
薄膜BOX-SOIを用いた超低電圧向けレベルシフタ回路の検討
○中村昌平・宇佐美公良（芝浦工大）
pp. 43 - 48
VLD2013-6
セレクタ論理を利用した線形補間演算器設計と評価
○塩 雅史・柳澤政生・戸川 望（早大）
pp. 49 - 54
VLD2013-7
ループパイプライン化における開始間隔短縮のためのデータ依存緩和技術
○日下部真吾・瀬戸謙修（東京都市大）
pp. 55 - 60
VLD2013-8
スキャンシグネチャを用いたストリーム暗号Triviumへのスキャンベース攻撃手法
○藤代美佳・柳澤政生・戸川 望（早大）
pp. 61 - 66
VLD2013-9
RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法
○川村一志・柳澤政生・戸川 望（早大）
pp. 67 - 72
VLD2013-10
コヒーレントキャッシュを用いたSoCのシステム設計技法
森高晃大（奈良先端大）・○吉田浩章・伴野 充（米国富士通研）・中島康彦（奈良先端大）
pp. 73 - 78
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．