電子情報通信学会技術研究報告

Print edition: ISSN 0913-5685      Online edition: ISSN 2432-6380

Volume 118, Number 430

VLSI設計技術

開催日 2019-01-30 - 2019-01-31 / 発行日 2019-01-23

[PREV] [NEXT]

[TOP] | [2015] | [2016] | [2017] | [2018] | [2019] | [2020] | [2021] | [Japanese] / [English]

[PROGRAM] [BULK PDF DOWNLOAD]


目次

VLD2018-72
一般同期性能を向上させる遅延最適化に関する検討
○佐々栄治郎・佐藤真平・高橋篤司(東工大)
pp. 1 - 6

VLD2018-73
拡張ユークリッド互除法におけるLeading Zeroを利用した計算回数削減手法の提案
○荻野政樹・田中勇樹・魏 書剛(群馬大)
pp. 7 - 12

VLD2018-74
An Incremental Automatic Test Pattern Generation Method for Multiple Stuck-at Faults
○Peikun Wang・Amir Masoud Gharehbaghi・Masahiro Fujita(UTokyo)
pp. 13 - 18

VLD2018-75
雑音畳込みニューラルネットワークとそのFPGA実装について
○宗形敦樹・佐藤真平・中原啓貴(東工大)
pp. 19 - 24

VLD2018-76
意味的領域分割のための組み込みシステム向け疎な全畳み込みニューラルネットワークのFPGA実装の検討
○下田将之・佐田悠生・中原啓貴(東工大)
pp. 25 - 30

VLD2018-77
3Dフラッシュメモリの製造技術を用いた積層型全加算器の設計法
○鈴木章矢・渡辺重佳(湘南工科大)
pp. 31 - 35

VLD2018-78
Coherent Ising MachineにおけるFPGA測定フィードバックシステム
○本庄利守・稲垣卓弘・稲葉謙介・生田拓也・武居弘樹(NTT)
pp. 37 - 42

VLD2018-79
ROSベースの自律移動ロボットにおけるFPGA統合開発プラットフォーム
○田村 爽・新田泰大・高瀬英希・高木一義・高木直史(京大)
pp. 43 - 48

VLD2018-80
自動運転の実現に向けた画像処理アルゴリズムのFPGAによる実装
○本田紘規・ウェイ カイジ・天野英晴(慶大)
pp. 49 - 53

VLD2018-81
[招待講演]大規模PCクラスタ技術 ~ これまでの20年と今後の展望 ~
○中島耕太(富士通研)
pp. 55 - 57

VLD2018-82
FiCSW上での部分再構成の評価
○山倉美穂・畔上佳太・武者千嵯・天野英晴(慶大)
pp. 59 - 64

VLD2018-83
FPGA NICを用いたEffectively-onceセマンティクスのための重複除去機構
○鈴木滉司・三塚皐矢・岩田拓真・松谷宏紀(慶大)
pp. 65 - 70

VLD2018-84
Android OS向けMPI実行環境における並列処理性能の初期評価
○新里将大・杉山裕紀・大津金光・大川 猛・横田隆史(宇都宮大)
pp. 71 - 76

VLD2018-85
複数オンライン逐次学習コアによる教師なし異常行動検出の検討
○伊藤 怜・塚田峰登(慶大)・近藤正章(東大)・松谷宏紀(慶大)
pp. 77 - 82

VLD2018-86
オンライン逐次学習による教師なし異常検知コアの面積性能評価
○井坪知也・塚田峰登・松谷宏紀(慶大)
pp. 83 - 88

VLD2018-87
データフロー型計算アプリケーション用DMACの高位合成による自動設計
○木田智大・川俣裕一・柴田裕一郎(長崎大)・佐野健太郎(理研)
pp. 95 - 99

VLD2018-88
高位合成による専用命令実装手法の予備的評価
○岩本凌大・藤枝直輝・市川周一・坂本譲二(豊橋技科大)
pp. 101 - 106

VLD2018-89
異デバイス間でのPCIe通信を実現するOpenCL対応FPGAモジュールの提案と検証
○小林諒平・藤田典久・山口佳樹・朴 泰祐(筑波大)
pp. 107 - 112

VLD2018-90
FPGA上での部分再構成を使用したストリーム向けクロスバの実装と検証
○川俣裕一・木田智大・柴田裕一郎(長崎大)・佐野健太郎(理研)
pp. 113 - 118

VLD2018-91
非整列ストリームデータ処理向けマルチコアプロセッサシステムの検討と評価
○三好健文(トヨタIT開発センター)
pp. 119 - 124

VLD2018-92
Lattice-Boltzmann MethodのIntel Programmable Accelerator Cardへの実装と評価
○宮島敬明・上野知洋・佐野健太郎(理研)
pp. 125 - 130

注: 本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.


IEICE / 電子情報通信学会