Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2015] | [2016] | [2017] | [2018] | [2019] | [2020] | [2021] | [Japanese] / [English]
VLD2018-93
意味的領域分割のための全畳み込み深層学習のFPGA実装
○下田将之・佐田悠生・中原啓貴（東工大）
pp. 1 - 6
VLD2018-94
特徴マップを空間分割したCNNのFPGAにおける小メモリ実装
○神宮司明良・下田将之・中原啓貴（東工大）
pp. 7 - 12
VLD2018-95
近似乗算器の手書き文字認識CNNへの適用事例
○白根健太・山元貴普（立命館大）・谷口一徹（阪大）・冨山宏之（立命館大）
pp. 13 - 18
VLD2018-96
PDGのパターン・マッチングに基づく高位合成入力コードからの配線混雑検出
○立岡真人・金子峰雄（北陸先端大）
pp. 19 - 24
VLD2018-97
ビアスイッチFPGAの消費電力評価のための配線容量モデル
○夏原明日香・今川隆司・越智裕之（立命館大）
pp. 25 - 30
VLD2018-98
SIM型SADPのための環状の配線経路を求める拡大手法
○赤塚 駿・藤吉邦洋（東京農工大）
pp. 31 - 36
VLD2018-99
選択的な端子対接続による集合対間配線手法
○赤木佳乃・佐藤真平・高橋篤司（東工大）
pp. 37 - 42
VLD2018-100
高位合成における関数レベルのモジュール共有
○野崎竜平（立命館大）・谷口一徹（阪大）・冨山宏之（立命館大）
pp. 43 - 48
VLD2018-101
SDSoCを用いたCHStoneベンチマークプログラムの高位合成
○足立卓哉（立命館大）・谷口一徹（阪大）・冨山宏之（立命館大）
pp. 49 - 54
VLD2018-102
一般同期方式における低電力化のための多電源回路の設計フロー
○青木誠孝・小平行秀（会津大）
pp. 55 - 60
VLD2018-103
Timing Correction by Constrained Temperature Dependent Clock Skew
○Mineo Kaneko（JAIST）
pp. 61 - 66
VLD2018-104
蓄電池劣化を抑制するシステムレベル蓄電池マネージメント手法
○渡 大地・谷口一徹・尾上孝雄（阪大）
pp. 67 - 72
VLD2018-105
分散かつ集中型メモリを有するFPGAメニーコアの設計
○白國誠也（立命館大）・谷口一徹（阪大）・冨山宏之（立命館大）
pp. 73 - 78
VLD2018-106
パケット結合によるDMA転送効率の向上
○大輝晶子・八田彩希・川村智明・山崎晃嗣・羽田野孝裕・宮崎昭彦・新田高庸（NTT）
pp. 79 - 84
VLD2018-107
3次元積層LSIの実チップ発熱・放熱時における温度の過渡解析と評価
○堀米亮汰・宇佐美公良（芝浦工大）
pp. 85 - 90
VLD2018-108
薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの実チップによる評価
○真崎 諒・吉田有佑（芝浦工大）・天野英晴（慶大）・宇佐美公良（芝浦工大）
pp. 91 - 96
VLD2018-109
基板バイアスを活用した単一電源レベルシフタ回路の提案
○武吉雄貴・宇佐美公良（芝浦工大）
pp. 97 - 102
VLD2018-110
光通信用LSI開発にみる微細化プロセスの対策技術
○平野 進・吉田英夫・杉原堅也・小西良明・杉原隆嗣・小川吉大（三菱電機）
pp. 103 - 108
VLD2018-111
凍結ビットパタン分岐によるリストサイズ2のポーラ符号高速リストデコーダ
○会沢優花・多和田雅師（早大）・井手口裕太・神谷典史（NEC）・戸川 望（早大）
pp. 109 - 114
VLD2018-112
高速かつ高ノイズマージンな65nm FD-SOI向けドミノ高基数ツリー加算器設計
○新納一樹・今川隆司・越智裕之（立命館大）
pp. 115 - 120
VLD2018-113
機械学習を用いた混合正規分布の成分数削減手法の選択
○風間春輝・築山修治（中大）
pp. 121 - 126
VLD2018-114
Sparse Robust Deep Autoencoderによる心電図外れ値検出器のハードウェア向けモデル圧縮について
○曽我尚人・佐藤真平・中原啓貴（東工大）
pp. 127 - 132
VLD2018-115
［記念講演］Towards Practical Homomorphic Email Filtering: A Hardware-Accelerated Secure Naive Bayesian Filter
○Song Bian・Masayuki Hiromoto・Takashi Sato（Kyoto Univ.）
pp. 133 - 138
VLD2018-116
［記念講演］BDDに基づく光論理回路の素子数削減と消費電力低減
○松尾亮祐・塩見 準・石原 亨・小野寺秀俊（京大）・新家昭彦・納富雅也（NTT）
pp. 139 - 144
VLD2018-117
自動微分を用いたSPICEモデルパラメータ抽出環境の構築
○上田 葵（奈良高専）・新谷道広（奈良先端大）・岩田大志・山口賢一（奈良高専）・井上美智子（奈良先端大）
pp. 145 - 150
VLD2018-118
電気2重層キャパシタの回路モデルパラメータの一同定法
○上坂直輝・築山修治（中大）・能登健一・奥村卓司（コマツ）
pp. 151 - 156
VLD2018-119
Micciancio-Walterアルゴリズムを用いた高速なガウシアンサンプラーの設計
○古賀啓太郎（東大）・粟野皓光（阪大）・池田 誠（東大）
pp. 157 - 162
VLD2018-120
製造・実装ばらつきに起因する放射スペクトルの違いを用いた電子機器の個体識別手法に関する基礎検討
○鍛治秀伍（奈良先端大）・衣川昌宏（仙台高専）・藤本大介（奈良先端大）・Laurent Sauvage・Jean-Luc Danger（Telecom ParisTech）・林 優一（奈良先端大）
pp. 163 - 167
VLD2018-121
CMOSイメージセンサの画素ばらつきを活用したPUF(CIS-PUF)の誤り訂正手法の検討
○一色良太・白畑正芳（立命館大）・大倉俊介（ブリルニクスジャパン）・汐崎 充・久保田貴也（立命館大）・石川賢一郎・高柳 功（ブリルニクスジャパン）・藤野 毅（立命館大）
pp. 169 - 174
VLD2018-122
RTOSを用いたシステムのフルハードウェア実装とその自動化
○大迫裕樹・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）
pp. 175 - 180
VLD2018-123
FPGAを対象とした束データ方式による非同期式回路に対する配置制約についての検討
○大竹 樹・齋藤 寛（会津大）
pp. 181 - 186
VLD2018-124
Android仮想マシンのランダムテストにおける命令列生成の強化
○清水遼太朗・石浦菜岐佐（関西学院大）
pp. 187 - 192
VLD2018-125
複数データフローグラフにまたがる動的スケジューリングを実現する分散制御回路の自動合成
○太田小百合・石浦菜岐佐（関西学院大）
pp. 193 - 198
VLD2018-126
論理暗号化に対する効率的なSAT攻撃アルゴリズムの評価
○松永裕介（九大）・吉村正義（京都産大）
pp. 199 - 204
VLD2018-127
ハードウェア実装に適した量子化HOG特徴量計算に関する一検討
○關口裕介・富岡洋一・北道淳司（会津大）
pp. 205 - 210
VLD2018-128
IoTエッジコンピューティングに向けた省エネルギー・小型なマルチコアプロセッサ
○小名木さゆり・佐宗 馨・原 祐子（東工大）
pp. 211 - 216
VLD2018-129
組込みシステムにおける近似計算を用いたデータクラスタリング高速化
○君島 舜・フランシスクス マルセル サトリア・原 祐子（東工大）
pp. 217 - 222
VLD2018-130
無線カオス発振型チップ・パッケージ・ボード相互作用PUF統合回路設計手法とその評価
○高橋雅典・永田 真・三浦典之（神戸大）
pp. 223 - 224
VLD2018-131
ASICで実装したリングオシレータPUFの性能と安全性評価
○野崎佑典・吉川雅弥（名城大）
pp. 225 - 230
VLD2018-132
改良されたアービタPUFに対する線形モデルによる攻撃
○松見 進・野崎佑典・吉川雅弥（名城大）
pp. 231 - 236
VLD2018-133
PUFを用いた個体識別システムにおける機械学習攻撃に対する脆弱性の評価
○飯塚知希（東大）・小笠原泰弘・片下敏宏・堀 洋平（産総研）・粟野皓光（阪大）・池田 誠（東大）
pp. 237 - 242
VLD2018-134
アンロールドアーキテクチャ実装したPRINCEの低コスト電力解析対策手法
○竹本 修・野崎佑典・吉川雅弥（名城大）
pp. 243 - 248
VLD2018-135
CAN通信におけるMAC生成用カウンタの同期手法
○西田奏太・野崎佑典・吉川雅弥（名城大）
pp. 249 - 254
VLD2018-136
IoTデバイスに対するセキュアな遠隔管理機能の検討
○白石将浩・伊藤宏樹・岡部恵一（NTT）
pp. 255 - 260
VLD2018-137
PRINCEファミリ暗号プロセッサの超軽量実装
○松田航平・永田 真・三浦典之（神戸大）
pp. 261 - 265
VLD2018-138
楕円曲線ディジタル署名アルゴリズムのASICチップ実装と評価
○佐藤聡介・吉田弘樹・門田和樹（神戸大）・沖殿貴朗（電子商取引安全技研組合）・三木拓司・三浦典之・永田 真（神戸大）
pp. 267 - 269
VLD2018-139
Android搭載デバイスにおけるハードウェアベース暗号鍵管理の実装状況調査
○磯部光平・坂本一仁（セコム）
pp. 271 - 276
VLD2018-140
フリッカ・ノイズを用いた歩行者検出システム妨害手法の検討
○榊原弘貴・吉田康太・白畑正芳・熊木武志・藤野 毅（立命館大）
pp. 277 - 282
VLD2018-141
ToF距離画像カメラの計測セキュリティ評価のための一指標
○櫻澤 聡・藤本大介・松本 勉（横浜国大）
pp. 283 - 288
VLD2018-142
ステレオカメラを搭載した移動車両に対する衝突攻撃に関する検討
○野平浩生・岩田康志・吉田直樹・松本 勉（横浜国大）
pp. 289 - 293
VLD2018-143
超音波距離計に対する距離偽装攻撃成立条件
○井上侑哉・野平浩生・吉田直樹・藤本大介・松本 勉（横浜国大）
pp. 295 - 299
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．