1月29日(月) 午前  リコンフィギャラブル・プラットフォーム 座長: 高野恵輔（九州大） 10:30 - 12:10
(1)	10:30-10:55	LFSRを内蔵したRocketコアによる乱数生成 VLD2023-80 RECONF2023-83	○鹿野貴義・市川周一（豊橋技科大）
(2)	10:55-11:20	AFEストカスティック演算器における出力ビット幅増大の抑制手法 VLD2023-81 RECONF2023-84	○瀬戸大暉・藤枝直輝（愛知工大）
(3)	11:20-11:45	100GbEによるデータ収集システムの動作検証用トラフィックエミュレータの検討 VLD2023-82 RECONF2023-85	○長澤和也（琉球大）・長名保範（熊本大）
(4)	11:45-12:10	KyokkoへのCRCによるエラー検出機能の実装 VLD2023-83 RECONF2023-86	○玉城玖之（琉球大）・友利壮敦・長名保範（熊本大）
	12:10-13:30	昼食　（ 80分 ）
1月29日(月) 午後  招待講演 座長: 山口佳樹（筑波大・熊本大） 13:30 - 14:20
(5)	13:30-14:20	［招待講演］量子ネットワークアーキテクチャにおけるFPGAの役割 VLD2023-84 RECONF2023-87	○水野史暁（慶大）
	14:20-14:40	休憩　（ 20分 ）
1月29日(月) 午後  量子コンピュータ 座長: 小林悠記(NEC) 14:40 - 16:20
(6)	14:40-15:05	極低温下で動作する信号処理ASICの実現に向けたFPGA向けデザインのマイグレーション VLD2023-85 RECONF2023-88	○今川隆司（明大）・小山雄輝・小林和淑（京都工繊大）・三好健文（キュエル）
(7)	15:05-15:30	超伝導量子ビット制御のためのフィードバック処理の低レイテンシ化の検討 VLD2023-86 RECONF2023-89	○三好健文（キュエル/イーツリーズ・ジャパン）・小池恵介（イーツリーズ・ジャパン）・小川和久・松田　亮・塩見英久（阪大）・森榮真一（阪大/キュエル）・田渕　豊（理研）・根来　誠（阪大）
(8)	15:30-15:55	FPGAを用いた状態ベクトル型量子シミュレータ用データ圧縮技術の開発 VLD2023-87 RECONF2023-90	○ウェイ カイジ・天野英晴（慶大）・庭瀬稜平（筑波大）・三好健文（わさらぼ）・山口佳樹（筑波大）
(9)	15:55-16:20	SATA直結FPGAボードによる大規模量子コンピュータシミュレーション VLD2023-88 RECONF2023-91	○天野英晴・ウェイ カイジ（慶大）・庭瀬稜平（筑波大）・三好健文（わさらぼ）・山口佳樹（筑波大）
	16:20-16:35	休憩　（ 15分 ）
1月29日(月) 午後  回路設計 座長: 笹川 幸宏（ソシオネクスト） 16:35 - 17:50
(10)	16:35-17:00	BCD符号を用いた除算回路の高速化 VLD2023-89 RECONF2023-92	○金井郁哉・田中勇樹（群馬大）
(11)	17:00-17:25	テスタ測定とデータ分析を考慮した評価チップ仕様導出例の紹介 ～ ラッチベース回路とフリップフロップベース回路の比較評価向け ～ VLD2023-90 RECONF2023-93	○谷本匡亮・平賀啓三・加藤俊彦・別所和宏・清水俊雅（ソニーセミコンダクタソリューションズ）
(12)	17:25-17:50	ラッチベース回路とフリップフロップベース回路の実機比較 VLD2023-91 RECONF2023-94	○高橋健司・谷本匡亮・平賀啓三・林　正幸・井上貴人・別所和宏・清水俊雅（ソニーセミコンダクタソリューションズ）
	17:50-18:00	休憩　（ 10分 ）
1月29日(月) 午後  懇親会(事前申込制) 18:00 - 20:00
	-	同じビル内の精養軒AIRBICラウンジで懇親会を行います。参加希望者はページ上部のお知らせ欄にある申込フォームから申し込んでください。
1月30日(火) 午前  アーキテクチャ 座長: 密山幸男(高知工科大学) 10:30 - 11:20
(13)	10:30-10:55	Systolicアルゴリズムを効率的に処理するCGRAアーキテクチャのデザインスペース探索 VLD2023-92 RECONF2023-95	○瀧下　創（慶大）・小島拓也（東大）・天野英晴（慶大）
(14)	10:55-11:20	組込みリアルタイムシステム向けGPUのプロトタイプ設計 VLD2023-93 RECONF2023-96	○樽井貴郁・山﨑信行（慶大）
	11:20-11:30	休憩　（ 10分 ）
1月30日(火) 午後  SQAIサイトビジット(事前申込制) 11:30 - 12:00
	-	SQAI（サスティナブル量子AI拠点）見学会を行います。参加希望者はページ上部のお知らせ欄にある申込フォームから申し込んでください。
	12:00-13:20	昼食　（ 80分 ）
1月30日(火) 午後  高位合成 座長: 今井雅（弘前大） 13:20 - 14:10
(15)	13:20-13:45	RTOS利用システムのフルハードウェア化における状態レジスタの最適化による回路規模削減 VLD2023-94 RECONF2023-97	○三上　啓・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）
(16)	13:45-14:10	汎用高位合成系を用いたバイナリ合成における外部メモリアクセスの実装 VLD2023-95 RECONF2023-98	○岸本　匠・石浦菜岐佐（関西学院大）
	14:10-14:25	休憩　（ 15分 ）
1月30日(火) 午後  アクセラレータ 座長: 神宮司明良（東工大） 14:25 - 15:25
(17)	14:25-14:50	概数除算を用いたFPGA向け電子回路シミュレータにおける連立一次方程式ソルバー高速化の検討 VLD2023-96 RECONF2023-99	○柿根尚喜・周東裕也・弘中哲夫・窪田昌史（広島市大）
(18)	14:50-15:15	FPGA-Accelerated Random Forest for Real-Time IoT Intrusion Detection VLD2023-97 RECONF2023-100	○Qingyu Zeng・Yuko Hara（Tokyo Tech）
(19)	15:15-15:25	幅優先探索アクセラレータHyGTA2におけるグラフのデータ構造の比較 VLD2023-98 RECONF2023-101	○秋本　潤・谷川一哉（広島市大）・佐野健太郎（理研）・弘中哲夫（広島市大）

問合先と今後の予定
VLD	VLSI設計技術研究会（VLD）   [今後の予定はこちら]
	問合先	今井 雅 （弘前大） E-: bi-u
	お知らせ	◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/
RECONF	リコンフィギャラブルシステム研究会（RECONF）   [今後の予定はこちら]
	問合先	委員長： 山口 佳樹 （筑波大）
	お知らせ	◎RECONF研究会ホームページもご覧下さい． http://www.ieice.org/~reconf/
		◎情報交換の場として研究会公式Slackを用意しています。下記リンクから自由に参加できます。 https://join.slack.com/t/reconfworkspace/shared_invite/zt-v3qeynk3-RsInu4wdjqU2t_ysqWvagg

Last modified: 2024-01-29 09:34:09