| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| DC | 2022-12-16 13:10 |
山口 | 旧大阪商船「海峡ロマンホール」 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
LSI微小遅延故障診断の高精度化について ○藤田慎ノ介・ステファン ホルスト・温 暁青（九工大）  DC2022-72 |
今日のタイトなタイミングマージン、製造ばらつきの増加、ナノメータ技術の発達に伴い、タイミング関連の欠陥がLSI技術の発展... [more] | DC2022-72 pp.1-6 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:00 |
広島 | サテライトキャンパスひろしま | TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減 ○平井智士・四柳浩之・橋爪正樹（徳島大） VLD2018-56 DC2018-42 |
ICの新たな集積方法として，TSV(Through-Silicon-Via)を用いた3次元積層技術が注目されている． ... [more] |
VLD2018-56 DC2018-42 pp.119-124 |
| DC | 2018-02-20 10:35 |
東京 | 機械振興会館 | TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減 ○平井智士・四柳浩之・橋爪正樹（徳島大） DC2017-79 |
3次元積層ICにおけるダイ間配線の新しい実装方法として，TSV(Through-Silicon-Via)が注目されている... [more] | DC2017-79 pp.13-18 |
| DC, CPSY (共催) |
2013-04-26 16:40 |
東京 | 首都大学東京秋葉原サテライトキャンパス | 隣接テスト機構を用いたオンチップ遅延測定法 ○加藤健太郎（鶴岡高専） CPSY2013-8 DC2013-8 |
本研究では隣接テスト機構を用いたTime to Digital Converter (TDC) によるオンチップ遅延測定... [more] | CPSY2013-8 DC2013-8 pp.43-48 |
| DC | 2012-06-22 13:00 |
東京 | 機械振興会館 | 故障活性化率向上指向ドントケア割当て法の評価 ○若杉諒介・細川利典（日大）・吉村正義（九大） DC2012-9 |
従来，VLSIのテスト生成には単一縮退故障モデルや遷移故障モデルが広く用いられていている．しかしながら，近年VLSIの大... [more] | DC2012-9 pp.1-6 |
| DC | 2011-02-14 11:00 |
東京 | 機械振興会館 | 製造ばらつきを考慮したフィールドテストのためのクリティカルパス解析 ○柏崎智史・細川利典（日大）・吉村正義（九大） DC2010-61 |
近年，製造テストで正常VLSIと判定され，出荷後のフィールド上で経年劣化の結果微小な遅延が発生し，不良VLSIとなるもの... [more] | DC2010-61 pp.13-19 |
| DC | 2011-02-14 13:45 |
東京 | 機械振興会館 | 高精度遅延テストのためのテストパターン生成法 ○堀 慧悟（奈良先端大）・米田友和・井上美智子・藤原秀雄（奈良先端大/JST） DC2010-64 |
本研究では，システムクロックより速い複数のテストクロックを用いて，微小遅延を検出するテスト手法を提案する．半導体の製造プ... [more] | DC2010-64 pp.33-38 |
| DC | 2010-02-15 13:20 |
東京 | 機械振興会館 | 差分による遅延測定法の実行時間と面積の削減 ○田辺 融・湊 浩久・加藤健太郎・難波一輝・伊藤秀男（千葉大） DC2009-71 |
近年のVLSIにおける微細化や高集積化，高速化に伴い，回路内の信号伝播時間がわずかに変化する微小遅延欠陥が問題視されてい... [more] | DC2009-71 pp.39-44 |
[研究会発表申込システムのトップページに戻る]