| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| CPSY, RECONF, VLD (共催) IPSJ-SLDM, IPSJ-ARC (共催) (連催) [詳細] |
2017-01-24 13:30 |
神奈川 | 慶大日吉キャンパス | 多重ループの動的挙動解析のためのループブロックを導入したパスプロファイラの実現 ○菊池祐貴・大津金光・馬場敬信・横田隆史・大川 猛（宇都宮大）  VLD2016-85 CPSY2016-121 RECONF2016-66 |
近年，特徴の異なる複数のコアアーキテクチャを同一チップ上に混載した，ヘテロジニアスマルチコアプロセッサが普及しつつある．... [more] | VLD2016-85 CPSY2016-121 RECONF2016-66 pp.103-108 |
| RECONF | 2012-05-29 17:35 |
沖縄 | 沖縄県男女共同参画センター | ヘテロジニアスマルチコアプロセッサ向けアプリケーション開発 ○小泉佑介・佐々木瑛一・天野英晴（慶大）・坂本龍一・並木美太郎（東京農工大） RECONF2012-16 |
本論文では，単一のCPUと複数のアクセラレータを搭載したヘテロジニアスマルチコアプロセッサ向けのアプリケーション開発につ... [more] | RECONF2012-16 pp.89-94 |
| ICD, IE, SIP (共催) IPSJ-SLDM (連催) [詳細] |
2011-10-25 13:30 |
宮城 | 一の坊（仙台） | MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム ○武井康浩・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論・亀山充隆（東北大） SIP2011-73 ICD2011-76 IE2011-72 |
メディア処理から高性能計算までカバーできるエネルギー効率のよいアーキテクチャとして，CPUとアクセラレータを組み合わせた... [more] | SIP2011-73 ICD2011-76 IE2011-72 pp.73-76 |
| ICD, IE, SIP (共催) IPSJ-SLDM (連催) [詳細] |
2011-10-25 13:55 |
宮城 | 一の坊（仙台） | 動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのためのデータ転送最小化指向メモリアロケーション ○大林洋介・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論・亀山充隆（東北大） SIP2011-74 ICD2011-77 IE2011-73 |
低消費電力ヘテロジニアスマルチコアプロセッサ上のアクセラレータコアは，データアクセス速度の向上と並列アクセスを可能にする... [more] | SIP2011-74 ICD2011-77 IE2011-73 pp.77-82 |
| ICD, IPSJ-ARC (連催) |
2011-01-21 11:40 |
神奈川 | 慶応大学（日吉） | マルチプルアライメントによるヘテロジニアスマルチコアプロセッサでのブロックマッチング高速化 ○平松義崇（日立）・ハシタ ムトゥマラ ウィシディスーリヤ・張山昌論（東北大）・野尻 徹・内山邦男（日立） |
ヘテロジニアスマルチコアプロセッサでは，異なるコア間のデータ転送とアクセラレータ内にある演算器へのデータ供給が大きな問題... [more] | ICD2010-136 pp.57-62 |
| VLD | 2010-09-27 14:25 |
京都 | 京都工繊大 60周年記念館 | ヘテロジニアスマルチコアプロセッサのためのアルゴリズム変換を考慮したアクセラレータセントリックなタスク割り当て ○張山昌論・ウッデヤスーリヤ ハシタ ムトゥマラ・亀山充隆（東北大） VLD2010-43 |
CPUコアとアクセラレータコアを組み合わせたヘテロジニアスマルチコアプロセッサでは異種のプロセッサの利用により全体の性能... [more] | VLD2010-43 pp.7-12 |
| ICD, IPSJ-ARC, IPSJ-EMB (共催) |
2009-01-14 11:15 |
大阪 | 松心会館（大阪） | メディアアプリーケーションを用いた並列化コンパイラ協調型ヘテロジニアスマルチコアアーキテクチャのシミュレーション評価 ○神山輝壮・和田康孝・林 明宏・間瀬正啓・中野啓史・渡辺岳志・木村啓二・笠原博徳（早大） |
本稿では，汎用プロセッサコアに加え複数のアクセラレータを1チップ上に集積したヘテロジニアスマルチコアアーキテクチャと，そ... [more] | ICD2008-140 pp.63-68 |
| ICD, SDM (共催) |
2007-08-23 09:20 |
北海道 | 北見工業大学 | 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討 ○鹿野裕明（日立/早大）・伊藤雅樹・戸高貴司・津野田賢伸・兒玉征之・小野内雅文・内山邦男（日立）・小高俊彦（日立/早大）・亀井達也・永濱 衛・草桶 学・新田祐介（ルネサステクノロジ）・和田康孝・木村啓二・笠原博徳（早大） SDM2007-143 ICD2007-71 |
汎用プロセッサ(CPU) コアとアクセラレータ(ACC) コアを複数個集積したヘテロジニアスマルチコアプロセッサ(HMC... [more] | SDM2007-143 ICD2007-71 pp.11-16 |
[研究会発表申込システムのトップページに戻る]