| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, RECONF (共催) |
2025-01-16 10:30 |
神奈川 | キオクシア 横浜テクノロジーキャンパス Flagship棟 (神奈川県, オンライン) （ハイブリッド開催，主：現地開催，副：オンライン開催） |
時系列データを対象とする分位点探索のFPGA実装 ○河内 陸・佐藤幸紀（豊橋技科大）  VLD2024-79 RECONF2024-109 |
近年，時系列データの処理は金融，IoTシステム，社会インフラ，交通システムなど幅広い分野で重要性を増している．その中でも... [more] | VLD2024-79 RECONF2024-109 pp.18-22 |
| DC, CPSY (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細] |
2024-03-23 10:15 |
長崎 | 壱岐の島ホール (長崎県, オンライン) （ハイブリッド開催，主：現地開催，副：オンライン開催） |
メモリ暗号化されたクラウドシステム基盤の性能評価 ○中井 樹（豊橋技科大）・深井貴明・広渕崇宏（産総研）・佐藤幸紀（豊橋技科大） CPSY2023-50 DC2023-116 |
本研究では，AMD 社製CPU が提供するハードウェアベースのメモリ暗号化技術であるSecure Memory Encr... [more] | CPSY2023-50 DC2023-116 pp.71-76 |
| RECONF | 2023-06-09 15:20 |
高知 | 高知工科大学永国寺キャンパス (高知県, オンライン) （ハイブリッド開催，主：現地開催，副：オンライン開催） |
FPGAボードにおける電力計測方法の比較評価 鈴木宏和・小笠原達男・○佐藤幸紀（豊橋技科大） RECONF2023-13 |
近年、計算負荷が重い処理をFPGAアクセラレータを用いて高速化および効率化する試みが注目されている。FPGAはアプリケー... [more] | RECONF2023-13 pp.68-73 |
| RECONF, VLD (連催) IPSJ-SLDM (連催) [詳細] |
2023-01-23 16:20 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 (神奈川県, オンライン) （ハイブリッド開催，主：現地開催，副：オンライン開催） |
FPGAクラスタESSPERのPython利用のためのインターフェース開発 ○渡邉大樹（豊橋技科大）・佐野健太郎（理研）・佐藤幸紀（豊橋技科大） VLD2022-62 RECONF2022-85 |
[more] | VLD2022-62 RECONF2022-85 pp.27-28 |
| RECONF | 2022-09-07 14:10 |
愛知 | emCAMPUS STUDIO（豊橋） (愛知県, オンライン) （ハイブリッド開催，主：現地開催，副：オンライン開催） |
遺伝的アルゴリズムを用いたSpiking Neural Networkの効率的学習とFPGAアクセラレータによる高速化 ○渡邉大樹・佐藤幸紀（豊橋技科大） RECONF2022-26 |
Spiking Neural Network（SNN）は，ニューロモーフィック・アーキテクチャの有望なモデルの一つである... [more] | RECONF2022-26 pp.1-6 |
| RECONF | 2021-09-10 14:10 |
ONLINE | オンライン開催 (オンライン) | ガウス過程回帰による多次元データ平均値予測のFPGA実装 ○鈴木宏和（豊橋技科大）・堤 誠司（JAXA）・佐藤幸紀（豊橋技科大） RECONF2021-20 |
[more] | RECONF2021-20 pp.19-23 |
| RECONF | 2019-05-10 11:15 |
東京 | 東工大蔵前会館 (東京都) | FPGA/CPU混載型SoCを用いたソフトウェア・ハードウェア協調システムの開発事例 ～ Ultra96を用いたJulia set explorerの実装 ～ ○佐藤健太・佐藤幸紀（豊橋技科大） RECONF2019-13 |
近年，Xilinx社のZynqやIntel社のSoC FPGAに代表される，FPGAとプロセッサ，およびその周辺回路を一... [more] | RECONF2019-13 pp.67-72 |
| CPSY, DC, IPSJ-ARC (連催) RECONF (併催) [詳細] |
2017-05-23 10:15 |
北海道 | 登別温泉第一滝本館 (北海道) | FPGAアクセラレータにおけるデータ参照局所性の高位最適化 ○佐藤幸紀（東工大） RECONF2017-14 |
近年、FPGAを用いた処理のアクセラレーションがアプリケーション・ハードウェアのコデザインの1つの方向性として高い注目を... [more] | RECONF2017-14 pp.69-73 |
| CPSY, IPSJ-ARC (連催) |
2015-10-08 10:00 |
千葉 | 幕張メッセ (千葉県) | ［技術展示］CPU性能チューニングを支援するアプリケーション解析ツールExanaのデモ ○佐藤幸紀・佐藤真平・遠藤敏夫（東工大） CPSY2015-48 |
我々はコンパイル済み実行バイナリコードを入力としてコード実行時に透過的なアプリケーション解析を行うツールであるExana... [more] | CPSY2015-48 pp.11-13 |
| RECONF | 2013-09-19 11:25 |
石川 | 北陸先端科学技術大学院大学 (石川県) | 組込みシステムにおける再構成時間を考慮した低消費電力指向の設計フレームワークの提案 ○荒木光一・佐藤幸紀・井口 寧（北陸先端大） RECONF2013-31 |
[more] | RECONF2013-31 pp.67-72 |
| RECONF | 2011-09-27 09:25 |
愛知 | 名古屋大学(NCES) (愛知県) | 高速データバスに接続されたFPGAにおけるHWボトルネックを解消するための設計フレームワーク ○荒木光一・佐藤幸紀・井口 寧（北陸先端大） RECONF2011-33 |
PCI-Expressインターフェイスを搭載するリコンフィギャラブル・デバイスの登場などにより，CPUやメモリとリコンフ... [more] | RECONF2011-33 pp.63-68 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2010-12-01 10:45 |
福岡 | 九州大学医学部百年講堂 (福岡県) | PCI-Expressに接続されたFPGAによる並列ループの効果的処理手法 ○荒木光一・佐藤幸紀・井口 寧（北陸先端大） RECONF2010-47 |
PCI-Expressインターフェイスを搭載するFPGAの登場により，CPUやメモリとFPGA間のデータ転送速度が高くな... [more] | RECONF2010-47 pp.49-54 |
| VLD, DC, IPSJ-SLDM (共催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2008-11-17 14:15 |
福岡 | 北九州学術研究都市 (福岡県) | マルチコンテキスト型リコンフィギャラブルプロセッサにおけるデータ並列タスクの処理法 ○荒木光一・佐藤幸紀・井口 寧（北陸先端大） RECONF2008-41 |
マルチコンテキスト型リコンフィギャラブルプロセッサ(MRP)の登場により様々なタスクをハードウェア処理することが可能とな... [more] | RECONF2008-41 pp.15-20 |
[研究会発表申込システムのトップページに戻る]