| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-30 13:20 |
大阪 | 立命館大学大阪いばらきキャンパス | 経年劣化を考慮したフロアプラン統合化高位合成手法 ○井川昂輝・柳澤政生・戸川 望（早大）  VLD2016-68 DC2016-62 |
本稿では経年劣化を考慮したフロアプラン統合化高位合成手法を提案する．経年劣化の中でも特にNBTIに注目する．NBTIによ... [more] | VLD2016-68 DC2016-62 pp.141-146 |
| VLD, IPSJ-SLDM (連催) |
2016-05-11 14:30 |
福岡 | 北九州国際会議場 | DFGのクリティカルパス最適化に基づく演算チェイニングを用いたRDRアーキテクチャ対象高位合成手法 ○寺田晃太朗・柳澤政生・戸川 望（早大） VLD2016-4 |
半導体の微細化に伴い，配線遅延が相対的に増大している問題が顕著化し，高位合成段階で配線遅延を考慮する必要がある．レジスタ... [more] | VLD2016-4 pp.41-46 |
| VLD | 2016-03-01 15:10 |
沖縄 | 沖縄県青年会館 | フロアプラン指向高位合成を用いたレジスタ分散型アーキテクチャ回路のFPGA実装 ○藤原晃一・川村一志・五十嵐啓太・柳澤政生・戸川 望（早大） VLD2015-127 |
近年，様々なアプリケーションに対しFPGAの利用が急速拡大するに伴って，FPGA向け高位合成の需要が高まっている． F... [more] |
VLD2015-127 pp.93-98 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-02 17:35 |
長崎 | 長崎県勤労福祉会館 | 配線遅延とクロックスキューを利用したフロアプラン指向FPGA高位合成手法 ○藤原晃一・川村一志・柳澤政生・戸川 望（早大） VLD2015-54 DC2015-50 |
FPGAでは近年プロセスの微細化が進み，配線遅延とクロックスキューが回路の動作周波数を著しく悪くする恐れがある． 従っ... [more] |
VLD2015-54 DC2015-50 pp.99-104 |
| CPSY, DC (共催) IPSJ-EMB, IPSJ-SLDM (共催) (連催) [詳細] |
2015-03-06 16:05 |
鹿児島 | 奄美市社会福祉協議会 会議室（2F・４F） | TSVモジュールの配置最適化アルゴリズムの提案 ○村田篤志・稲場朋大・吉見真聡・入江英嗣・吉永 努（電通大） CPSY2014-169 DC2014-95 |
3次元積層技術の進展によりVLSIの性能や電力を大きく改善することが期待されている． 設計最適化のための3次元フロアプ... [more] |
CPSY2014-169 DC2014-95 pp.43-48 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 14:45 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | FPGAの配線遅延特性を利用したフロアプラン指向高位合成手法 ○藤原晃一・柳澤政生・戸川 望（早大） VLD2014-85 DC2014-39 |
近年，画像処理や通信プロトコル処理などデータを高速処理する必要がある場面で，高位合成を利用し た FPGA 設計が増加し... [more] | VLD2014-85 DC2014-39 pp.99-104 |
| NLP, CAS (共催) |
2012-09-21 11:45 |
高知 | 高知県立大学 永国寺キャンパス | 分割面が長方形である直方体分割の表現法 ○高橋俊彦（新潟大） CAS2012-43 NLP2012-69 |
VLSIレイアウト設計への応用を動機として, 1990年代半ばから様々なフロアプランの表現法が提案されてきた. 特に, ... [more] | CAS2012-43 NLP2012-69 pp.71-74 |
| VLD, CPSY, RECONF (共催) IPSJ-SLDM (連催) [詳細] |
2012-01-26 15:25 |
神奈川 | 慶応義塾大学 日吉キャンパス | 再構成デバイスMPLDを対象とした配置配線の改善手法の提案と評価 ○垰本 謙・稲木雅人・川端英之・谷川一哉・弘中哲夫（広島市大）・佐藤正幸・石黒 隆（太陽誘電）・北村俊明・中村政智（広島市大） |
本稿では，新たな再構成デバイスであるMPLDに向けた，配置配線改善手法の提案と評価を行なう．MPLDは，論理要素と配線要... [more] | |
| SIP, CAS, CS (共催) |
2010-03-02 13:45 |
沖縄 | 宮古島 ブリーズベイマリーナ | ［ポスター講演］2.5-dimensional FT-Squeeze ～ 矩形描画の積み重ねの順列表現 ～ ○高橋俊彦（新潟大） CAS2009-121 SIP2009-166 CS2009-116 |
本報告では矩形描画の積み重ねの順列による表現を与える. ただし, (積み重ねでない)矩形描画の表現法であるFT Sque... [more] | CAS2009-121 SIP2009-166 CS2009-116 pp.239-240 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-02 14:45 |
高知 | 高知市文化プラザ | LSIのデータ通信消費電力を削減するリソースバインディング手法 世渡秀和・○伊藤和人（埼玉大） VLD2009-45 DC2009-32 |
LSI チップ上のモジュール間データ通信に伴う電力消費は、モジュールの配置だけでなくモジュール間のデータ通信状況にも依存... [more] | VLD2009-45 DC2009-32 pp.25-30 |
| VLD | 2009-03-12 14:15 |
沖縄 | 沖縄県男女共同参画センター | リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成 ○谷田英生（東大）・吉田浩章（東大/JST）・松本剛史（東大）・藤田昌宏（東大/JST） VLD2008-148 |
半導体プロセスの微細化に伴い，SoCの性能はよりインターコネクトの性能に影響される部分が大きくなっている．多くのNoC ... [more] | VLD2008-148 pp.129-134 |
| VLD, CAS, SIP (共催) |
2008-06-27 11:15 |
北海道 | 北海道大学 高等教育機能開発センター | 矩形描画あるいはフロアプランの個数に対する漸近的評価 ○藤巻 亮（新潟大）・井上陽平（ルネサステクノロジ）・高橋俊彦（新潟大） CAS2008-25 VLD2008-38 SIP2008-59 |
1つの矩形を内点で交わることのない幾つかの水平および垂直線分によって矩形 へと細分した図形を矩形描画(rectangu... [more] |
CAS2008-25 VLD2008-38 SIP2008-59 pp.37-41 |
| CS, SIP, CAS (共催) |
2008-03-07 09:50 |
山口 | 山口大学 常盤キャンパス | 折れ曲がりと分岐を許容したバスドリブンフロアプラン設計手法の効率化 ○平良洋祐・藤吉邦洋（東京農工大） CAS2007-132 SIP2007-207 CS2007-97 |
集積回路のレイアウト設計でのバス配置を考慮したフロアプラン設計の問題において、 ある一つのバスが実現できるか否かの判定... [more] |
CAS2007-132 SIP2007-207 CS2007-97 pp.41-46 |
| VLD, ICD (共催) |
2008-03-05 15:20 |
沖縄 | 沖縄県男女共同参画センター | ソフトモジュールを含むアナログフロアプラン手法の提案 ○村田健太朗・佐々木一也・董 青・李 静・中武繁寿（北九州市大） VLD2007-142 ICD2007-165 |
MOSアナログ設計では、低電圧化が進むにつれ、トランジスタサイズが増大し、トランジスタモジュールのレイアウト構成が多様化... [more] | VLD2007-142 ICD2007-165 pp.31-36 |
| VLD, DC, IPSJ-SLDM (共催) CPSY, RECONF, IPSJ-ARC (併催) [詳細] |
2007-11-21 15:45 |
福岡 | 北九州国際会議場 | LSIのデータ通信消費電力を削減するリソースバインディング手法 ○世渡秀和・伊藤和人（埼玉大） VLD2007-86 DC2007-41 |
LSIチップ上のモジュール間データ通信に伴う電力消費は，モジュールの配置だけでなくモジュール間のデータ通信状況にも依存す... [more] | VLD2007-86 DC2007-41 pp.25-30 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 14:10 |
京都 | 京大会館 | ハイレベルフロアプランシステムにおける電源配線最適化手法の提案 ○林 孝之・川上善之・福井正博（立命館大） |
近年の半導体における微細化技術の発展により，ＩＲドロップ，エレクトロマイグレーション(以降EMと呼ぶ)といった物理現象が... [more] | VLD2007-15 pp.49-54 |
| VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2007-01-17 16:00 |
東京 | 慶応大学（日吉） | LSIフロアプランニングに対する遺伝的アルゴリズムとタブー探索に基づく並列アルゴリズムとそのPCクラスタ上での実現 ○島津尊是・若林真一・永山 忍（広島市大） |
本研究では，LSIフロアプランニングに対する遺伝的アルゴリズム(GA)とタブー探索(TS)を組み合わせた並列アルゴリズム... [more] | VLD2006-90 CPSY2006-61 RECONF2006-61 pp.31-36 |
| NLP | 2006-03-20 15:20 |
東京 | 法政大学(市ヶ谷) | 二層近傍タブーサーチによるO-Tree構造を用いたフロアプラン問題の解法 ○沼山公彦（静岡大）・二宮 洋（湘南工科大）・浅井秀樹（静岡大） |
VLSIレイアウト設計におけるフロアプラン問題とは，モジュールと呼ばれる長方形の矩形ブロックを重複することなく配置基板上... [more] | NLP2005-146 pp.53-58 |
| CPSY, VLD, IPSJ-SLDM (共催) |
2005-01-25 16:50 |
神奈川 | 慶應義塾大学 日吉キャンパス | シーケンスペアに基づく交叉専用アーキテクチャの設計 ○金光亮輔・尾藤彰訓・吉川雅弥・寺井秀一（立命館大） |
VLSIレイアウト設計におけるフロアプランニング問題において，シーケンスペアに基づく遺伝的アルゴリズム（GA）を解探索手... [more] | VLD2004-109 CPSY2004-75 pp.69-74 |
[研究会発表申込システムのトップページに戻る]