Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2012] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [Japanese] / [English]
VLD2015-1
大規模回路向け最小テストパタン生成手法について
○松永裕介（九大）
pp. 1 - 6
VLD2015-2
解析的配置におけるセルの重なりを考慮した半周近似配線長最小化のための劣勾配法の適用
○岩崎寛之・宮下 弘（北九州市大）
pp. 7 - 12
VLD2015-3
折れ曲がり制約を含む配線問題のNP完全性
○本江俊幸・高橋篤司（東工大）
pp. 13 - 18
VLD2015-4
順序回路の時間展開に基づくクロックゲーティング制御信号抽出手法
○後藤智哉・樋口耕平・柳澤政生・木村晋二（早大）
pp. 31 - 36
VLD2015-5
［招待講演］ナノエレクトロニクス研究開発の現状と今後の課題
○河村誠一郎（JST）
p. 37
VLD2015-6
軽量暗号Simonに対する電力解析手法
○野崎佑典・吉川雅弥（名城大）
pp. 45 - 50
VLD2015-7
クロックグリッチに基づく故障解析に耐性を持つAES暗号回路
○平野大輔・史 又華・戸川 望・柳澤政生（早大）
pp. 51 - 55
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．