Online edition: ISSN 2432-6380
[TOP] | [2018] | [2019] | [2020] | [2021] | [2022] | [2023] | [2024] | [Japanese] / [English]
VLD2023-80
LFSRを内蔵したRocketコアによる乱数生成
○鹿野貴義・市川周一（豊橋技科大）
pp. 1 - 6
VLD2023-81
AFEストカスティック演算器における出力ビット幅増大の抑制手法
○瀬戸大暉・藤枝直輝（愛知工大）
pp. 7 - 12
VLD2023-82
100GbEによるデータ収集システムの動作検証用トラフィックエミュレータの検討
○長澤和也（琉球大）・長名保範（熊本大）
pp. 13 - 18
VLD2023-83
KyokkoへのCRCによるエラー検出機能の実装
○玉城玖之（琉球大）・友利壮敦・長名保範（熊本大）
pp. 19 - 23
VLD2023-84
［招待講演］量子ネットワークアーキテクチャにおけるFPGAの役割
○水野史暁（慶大）
pp. 24 - 30
VLD2023-85
極低温下で動作する信号処理ASICの実現に向けたFPGA向けデザインのマイグレーション
○今川隆司（明大）・小山雄輝・小林和淑（京都工繊大）・三好健文（キュエル）
pp. 31 - 34
VLD2023-86
超伝導量子ビット制御のためのフィードバック処理の低レイテンシ化の検討
○三好健文（キュエル/イーツリーズ・ジャパン）・小池恵介（イーツリーズ・ジャパン）・小川和久・松田 亮・塩見英久（阪大）・森榮真一（阪大/キュエル）・田渕 豊（理研）・根来 誠（阪大）
pp. 35 - 40
VLD2023-87
FPGAを用いた状態ベクトル型量子シミュレータ用データ圧縮技術の開発
○ウェイ カイジ・天野英晴（慶大）・庭瀬稜平（筑波大）・三好健文（わさらぼ）・山口佳樹（筑波大）
pp. 41 - 46
VLD2023-88
SATA直結FPGAボードによる大規模量子コンピュータシミュレーション
○天野英晴・ウェイ カイジ（慶大）・庭瀬稜平（筑波大）・三好健文（わさらぼ）・山口佳樹（筑波大）
pp. 47 - 52
VLD2023-89
BCD符号を用いた除算回路の高速化
○金井郁哉・田中勇樹（群馬大）
pp. 53 - 58
VLD2023-90
テスタ測定とデータ分析を考慮した評価チップ仕様導出例の紹介 ～ ラッチベース回路とフリップフロップベース回路の比較評価向け ～
○谷本匡亮・平賀啓三・加藤俊彦・別所和宏・清水俊雅（ソニーセミコンダクタソリューションズ）
pp. 59 - 64
VLD2023-91
ラッチベース回路とフリップフロップベース回路の実機比較
○高橋健司・谷本匡亮・平賀啓三・林 正幸・井上貴人・別所和宏・清水俊雅（ソニーセミコンダクタソリューションズ）
pp. 65 - 70
VLD2023-92
Systolicアルゴリズムを効率的に処理するCGRAアーキテクチャのデザインスペース探索
○瀧下 創（慶大）・小島拓也（東大）・天野英晴（慶大）
pp. 71 - 75
VLD2023-93
組込みリアルタイムシステム向けGPUのプロトタイプ設計
○樽井貴郁・山﨑信行（慶大）
pp. 76 - 80
VLD2023-94
RTOS利用システムのフルハードウェア化における状態レジスタの最適化による回路規模削減
○三上 啓・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）
pp. 81 - 86
VLD2023-95
汎用高位合成系を用いたバイナリ合成における外部メモリアクセスの実装
○岸本 匠・石浦菜岐佐（関西学院大）
pp. 87 - 92
VLD2023-96
概数除算を用いたFPGA向け電子回路シミュレータにおける連立一次方程式ソルバー高速化の検討
○柿根尚喜・周東裕也・弘中哲夫・窪田昌史（広島市大）
pp. 93 - 98
VLD2023-97
FPGA-Accelerated Random Forest for Real-Time IoT Intrusion Detection
○Qingyu Zeng・Yuko Hara（Tokyo Tech）
pp. 99 - 104
VLD2023-98
幅優先探索アクセラレータHyGTA2におけるグラフのデータ構造の比較
○秋本 潤・谷川一哉（広島市大）・佐野健太郎（理研）・弘中哲夫（広島市大）
pp. 105 - 106
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．