研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 08:40 |
神奈川 |
慶応義塾大学(日吉) |
動的リコンフィギャラブルプロセッサMuCCRA-3の実装と再構成オーバヘッドの削減 ○佐野 徹・天野英晴(慶大) VLD2008-91 CPSY2008-53 RECONF2008-55 |
これまで我々はマルチコンテキスト型動的リコンフィギャラブルプロセッサのアーキテクチャを解析,
提案することを目的として... [more] |
VLD2008-91 CPSY2008-53 RECONF2008-55 pp.1-6 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 09:05 |
神奈川 |
慶応義塾大学(日吉) |
Evaluation of a Multicore Reconfigurable Architecture ○Vu Manh Tuan・Hiroki Matsutani・Naohiro Katsura・Hideharu Amano(Keio Univ.) VLD2008-92 CPSY2008-54 RECONF2008-56 |
A multicore reconfigurable architecture consisting of multip... [more] |
VLD2008-92 CPSY2008-54 RECONF2008-56 pp.7-12 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 09:30 |
神奈川 |
慶応義塾大学(日吉) |
デュアルV-th技術を用いた動的リコンフィギャラブルプロセッサの低消費電力化 ○平井啓一郎・佐野 徹・加東 勝・天野英晴(慶大) VLD2008-93 CPSY2008-55 RECONF2008-57 |
[more] |
VLD2008-93 CPSY2008-55 RECONF2008-57 pp.13-17 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 10:05 |
神奈川 |
慶応義塾大学(日吉) |
FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価 ○佐藤一輝・バートルスレン バルス・関根優年(東京農工大) VLD2008-94 CPSY2008-56 RECONF2008-58 |
近年,FPGAをHPC用途に使用する例が増加しつつある.我々は,大規模FPGAを搭載し,三次元方向にI/Oを装備した小型... [more] |
VLD2008-94 CPSY2008-56 RECONF2008-58 pp.19-24 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 10:30 |
神奈川 |
慶応義塾大学(日吉) |
メタスタビリティを利用した真性乱数生成回路のFPGAによる実装 ○畑 尚志・市川周一(豊橋技科大) VLD2008-95 CPSY2008-57 RECONF2008-59 |
真性乱数生成回路(TRNG)をデジタル回路で実装する手法として,ラッチのメタスタビリティを利用する回路が提案されている.... [more] |
VLD2008-95 CPSY2008-57 RECONF2008-59 pp.25-30 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 10:55 |
神奈川 |
慶応義塾大学(日吉) |
メッセージ駆動形IPコアインタフェースの一提案 ○佐々木隆太・中村次男・冬爪成人・笠原 宏・田中照夫(東京電機大) VLD2008-96 CPSY2008-58 RECONF2008-60 |
SoCのような超高集積回路では,開発元の異なる多種多様なIPコアが1チップに集積される.そのため,IPコア間のインタフェ... [more] |
VLD2008-96 CPSY2008-58 RECONF2008-60 pp.31-36 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 12:20 |
神奈川 |
慶応義塾大学(日吉) |
9コンテキスト・プログラマブル光再構成型ゲートアレイとライター ○久保田慎也・渡邊 実(静岡大) VLD2008-97 CPSY2008-59 RECONF2008-61 |
[more] |
VLD2008-97 CPSY2008-59 RECONF2008-61 pp.37-40 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 12:45 |
神奈川 |
慶応義塾大学(日吉) |
4コンテキスト光再構成型ゲートアレイの実証 ○間渕隆之・渡邊 実(静岡大) VLD2008-98 CPSY2008-60 RECONF2008-62 |
[more] |
VLD2008-98 CPSY2008-60 RECONF2008-62 pp.41-44 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 13:10 |
神奈川 |
慶応義塾大学(日吉) |
反転・非反転ダイナミック光再構成アーキテクチャの比較評価 ○加藤進一・渡邊 実(静岡大) VLD2008-99 CPSY2008-61 RECONF2008-63 |
[more] |
VLD2008-99 CPSY2008-61 RECONF2008-63 pp.45-50 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 13:45 |
神奈川 |
慶応義塾大学(日吉) |
時間多重I/Oを考慮した回路分割手法 ○磯村達樹(北九州市大)・稲木雅人(広島市大)・高島康裕(北九州市大)・中村祐一(NEC) VLD2008-100 CPSY2008-62 RECONF2008-64 |
本稿では,大規模システムのプロトタイプに必要である時間多重I/O の利用を考慮した回路分割手法を検討する.近年の大規模シ... [more] |
VLD2008-100 CPSY2008-62 RECONF2008-64 pp.51-55 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 14:10 |
神奈川 |
慶応義塾大学(日吉) |
FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法 ○高田大河・松永裕介(九大) |
本稿では,LUT 型 FPGA 向けテクノロジ・マッピングにおいて,深さ最小なネットワークの生成を目的とした効率的なカッ... [more] |
VLD2008-101 CPSY2008-63 RECONF2008-65 pp.57-62 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 14:45 |
神奈川 |
慶応義塾大学(日吉) |
任意精度計算機アーキテクチャの提案 ○橋本将平・戸塚雄太・牧野政道・安田 光・中村次男・冬爪成人・笠原 宏(東京電機大) VLD2008-102 CPSY2008-64 RECONF2008-66 |
演算処理データ長の制限を受けない任意精度計算機のアーキテクチャを提案する.周波数の異なるクロックによる独自の計算方式を開... [more] |
VLD2008-102 CPSY2008-64 RECONF2008-66 pp.63-68 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 15:10 |
神奈川 |
慶応義塾大学(日吉) |
MXコアにおけるPE粒度変更による実行効率の改善 ○溝上雄太・中野光臣・飯田全広・末吉敏則(熊本大) VLD2008-103 CPSY2008-65 RECONF2008-67 |
MX コアは細粒度の演算器(Prpcessing Element:PE)を複数搭載した超並列SIMD(Single In... [more] |
VLD2008-103 CPSY2008-65 RECONF2008-67 pp.69-74 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 15:35 |
神奈川 |
慶応義塾大学(日吉) |
テスト用Linuxクラスタシステムの試作 ○北野皓一(職能開発大)・寺本晃司(雇用・能力開発機構)・堀田忠義(職能開発大) VLD2008-104 CPSY2008-66 RECONF2008-68 |
商用のクラスタシステムは,高価だがOSや開発環境のバージョンが古いことが多く,また高価ゆえに他の研究室と共用での運用とな... [more] |
VLD2008-104 CPSY2008-66 RECONF2008-68 pp.75-79 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 16:10 |
神奈川 |
慶応義塾大学(日吉) |
高位合成システムCCAPのAMPマルチコアシステム設計のための拡張 ○石守祥之・石浦菜岐佐(関西学院大)・冨山宏之(名大)・神原弘之(京都高度技研) VLD2008-105 CPSY2008-67 RECONF2008-69 |
[more] |
VLD2008-105 CPSY2008-67 RECONF2008-69 pp.81-86 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 16:35 |
神奈川 |
慶応義塾大学(日吉) |
制御のタイミングスキューおよびストールに基づくLSIチューニング ○上原八弓・金子峰雄(北陸先端大) VLD2008-106 CPSY2008-68 RECONF2008-70 |
LSIの微細化に伴って,遅延量などのばらつきが相対的に大きくなってきており,最悪値評価に基づく設計では性能向上が難しくな... [more] |
VLD2008-106 CPSY2008-68 RECONF2008-70 pp.87-92 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 17:00 |
神奈川 |
慶応義塾大学(日吉) |
フロアプランを考慮した高位合成のための高速なモジュール配置手法 ○佐藤 亘・大智 輝・戸川 望・柳澤政生・大附辰夫(早大) VLD2008-107 CPSY2008-69 RECONF2008-71 |
近年のLSI設計プロセスの微細化に伴い,配線遅延がゲート遅延に対し相対的に増加してきている.そのため,高位合成の段階にお... [more] |
VLD2008-107 CPSY2008-69 RECONF2008-71 pp.93-98 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-29 17:25 |
神奈川 |
慶応義塾大学(日吉) |
アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法 ○渡辺隆行・戸川 望・柳澤政生・大附辰夫(早大) VLD2008-108 CPSY2008-70 RECONF2008-72 |
組み込みシステム向けのプロセッサに採用されるアプリケーションプロセッサには,低面積,高性能に加え,高い設計生産性が要求さ... [more] |
VLD2008-108 CPSY2008-70 RECONF2008-72 pp.99-104 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-30 08:40 |
神奈川 |
慶応義塾大学(日吉) |
順序回路の上位設計記述における等価性指定の自動化手法 ○許 金美・西原 佑・松本剛史・藤田昌宏(東大) VLD2008-109 CPSY2008-71 RECONF2008-73 |
[more] |
VLD2008-109 CPSY2008-71 RECONF2008-73 pp.105-110 |
VLD, CPSY, RECONF, IPSJ-SLDM (共催) |
2009-01-30 09:05 |
神奈川 |
慶応義塾大学(日吉) |
仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法 ○高 飛・西原 佑・松本剛史・藤田昌宏(東大) VLD2008-110 CPSY2008-72 RECONF2008-74 |
近年、設計期間を短縮するために設計資産の再利用がよく行われている。その際、異なるインタフェースを持つ設計同士を接続する場... [more] |
VLD2008-110 CPSY2008-72 RECONF2008-74 pp.111-116 |