| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, HWS, ICD (共催) |
2024-02-29 10:10 |
沖縄 | 沖縄県男女共同参画センター【てぃるる】会議室１・２・３ （ハイブリッド開催，主：現地開催，副：オンライン開催） |
自動化フレームワークにより生成されたトロイ回路を対象とした機械学習によるハードウェアトロイ識別の評価 ○吉見 尚・根岸良太郎・久古幸汰・戸川 望（早大）  VLD2023-108 HWS2023-68 ICD2023-97 |
IoT (Internet-of-Things) 機器は，私たちの日常生活に広く普及しており，コスト削減のための設計・製... [more] | VLD2023-108 HWS2023-68 ICD2023-97 pp.54-59 |
| VLD, DC, RECONF, ICD (共催) IPSJ-SLDM (連催) [詳細] |
2023-11-15 13:35 |
熊本 | くまもと市民会館シアーズホーム夢ホール （ハイブリッド開催，主：現地開催，副：オンライン開催） |
ハードウェアトロイ識別における機械学習モデルのループ最適化手法 ○根岸良太郎・戸川 望（早大） VLD2023-31 ICD2023-39 DC2023-38 RECONF2023-34 |
IoT (Internet-of-Things)機器は，私たちの日常生活に広く普及しており，コスト削減のための設計・製造... [more] | VLD2023-31 ICD2023-39 DC2023-38 RECONF2023-34 pp.7-12 |
| SCE | 2023-08-08 14:25 |
神奈川 | 横浜国立大学 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
断熱量子パラメトロン論理ゲートのタイミング特性の評価 ○星加 優・アヤラ クリストファー・吉川信行（横浜国大） SCE2023-9 |
[more] | SCE2023-9 pp.45-48 |
| HWS, VLD (共催) [詳細] |
2020-03-06 15:20 |
沖縄 | 沖縄県青年会館 （開催中止，技報発行あり） |
トリガ回路の性質にもとづく特徴量を利用したニューラルネットワークによるハードウェアトロイ識別 ○井上智貴・長谷川健人・戸川 望（早大） VLD2019-133 HWS2019-106 |
近年，急速にIoT (Internet of Things) 化が進み，身の回りの様々なものに組込みハードウェアが利用さ... [more] | VLD2019-133 HWS2019-106 pp.227-232 |
| SCE | 2019-01-23 13:30 |
東京 | 機械振興会館 | 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた30GHzデータパスの開発 ○長岡一起（名大）・畑中湧貴（三菱電機）・松井裕一（名大）・石田浩貴（九大）・田中雅光・佐野京佑・山下太郎（名大）・小野貴継・井上弘士（九大）・藤巻 朗（名大） SCE2018-30 |
我々はCMOSマイクロプロセッサを凌駕する高スループットを実現することを目的として、単一磁束量子（SFQ）マイクロプロセ... [more] | SCE2018-30 pp.29-34 |
| CAS, SIP, MSS, VLD (共催) |
2018-06-15 16:25 |
北海道 | 北海道大学フロンティア応用科学研究棟 | 亜種ハードウェアトロイの設計とそのニューラルネットワークを用いた検出 ○井上智貴・長谷川健人（早大）・小林悠記（NEC）・柳澤政生・戸川 望（早大） CAS2018-33 VLD2018-36 SIP2018-53 MSS2018-33 |
近年，急速なIoT (Internet of Things) 化により，日常の様々なものに組込みハードウェアが利用されて... [more] | CAS2018-33 VLD2018-36 SIP2018-53 MSS2018-33 pp.173-178 |
| SCE | 2017-08-09 14:35 |
愛知 | 名古屋大学(東山キャンパス) | 単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた要素回路設計 ○畑中湧貴・松井裕一・田中雅光・佐野京佑・藤巻 朗（名大）・石田浩貴・小野貴継・井上弘士（九大） SCE2017-17 |
我々は CMOS マイクロプロセッサの性能を凌駕することを最終目的とし、高スループットな単一磁束 量子（RSFQ）マイク... [more] | SCE2017-17 pp.37-42 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 10:10 |
長崎 | 長崎県勤労福祉会館 | ゲートレベルネットリストの脆弱性を表現する指標 ○大屋 優・史 又華（早大）・山下哲孝・岡村利彦・角尾幸保（NEC）・柳澤政生・戸川 望（早大） VLD2015-59 DC2015-55 |
近年チップの製造をサードパーティに外注するようになり，ハードウェアトロイが挿入される可能性が高まってきた. 本稿では，... [more] |
VLD2015-59 DC2015-55 pp.141-146 |
| VLD | 2015-03-04 10:20 |
沖縄 | 沖縄県青年会館 | ゲートレベルパイプライン型自己同期回路における順序回路の最適化 ○伊東 敦・池田 誠（東大） VLD2014-177 |
微細化に伴いロバスト性の高い回路が求められており,我々の提案するDualパイプライン型自己同期回路はそれを解決しうると考... [more] | VLD2014-177 pp.135-140 |
| VLD | 2015-03-04 13:25 |
沖縄 | 沖縄県青年会館 | ゲートレベルネットリストを対象としたスコアに基づくハードウェアトロイ識別手法 ○大屋 優・史 又華・柳澤政生・戸川 望（早大） VLD2014-182 |
近年，企業はデジタルICの製造コストを削減するために，チップの製造をサードパーティに外注するようになった. サードパー... [more] |
VLD2014-182 pp.165-170 |
| RECONF, CPSY, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2015-01-30 10:50 |
神奈川 | 慶應義塾大学 日吉キャンパス | トロイネットの特徴に基づくハードウェアトロイ検出手法 ○大屋 優・史 又華・柳澤政生・戸川 望（早大） VLD2014-137 CPSY2014-146 RECONF2014-70 |
近年，企業はチップの製造コストを削減するために，チップの製造をサードパーティに外注するようになった. サードパーティが... [more] |
VLD2014-137 CPSY2014-146 RECONF2014-70 pp.157-162 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 17:30 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | ハードウェアトロイに含まれるネットに着目したハードウェアトロイ検出手法 ○大屋 優・史 又華・柳澤政生・戸川 望（早大） VLD2014-91 DC2014-45 |
近年チップの製造をサードパーティに外注するようになり，ハードウェアトロイが挿入される可能性が高まってきた. 特に設計段... [more] |
VLD2014-91 DC2014-45 pp.135-140 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-28 10:05 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | ゲートレベルパイプライン型自己同期回路最適化の検討 ○伊東 敦・池田 誠（東大） VLD2014-107 DC2014-61 |
微細化に伴いロバスト性の高い回路が求められており,我々の提案するDualパイプライン型自己同期回路はそれを解決しうると考... [more] | VLD2014-107 DC2014-61 pp.233-238 |
| VLD | 2011-03-04 13:10 |
沖縄 | 沖縄県男女共同参画センター | ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価 ○井上雅文（東工大）・右近祐太・高橋篤司（阪大） VLD2010-141 |
通常の同期式回路設計では，回路内で遅延エラーの発生を許容しないため，フリップフロップ間の信号伝搬遅延の最大値（最大遅延）... [more] | VLD2010-141 pp.147-152 |
| VLD, CAS, SIP (共催) |
2008-06-27 09:40 |
北海道 | 北海道大学 高等教育機能開発センター | 機能等価性情報を用いたRTL-GLパスマッピングの一手法 ○岩田大志・大竹哲史・藤原秀雄（奈良先端大） CAS2008-21 VLD2008-34 SIP2008-55 |
論理合成やテストの際，回路のフォールスパスの情報を用いることで論理合成時間の短縮，回路面積の削減，テスト生成時間の短縮，... [more] | CAS2008-21 VLD2008-34 SIP2008-55 pp.13-18 |
[研究会発表申込システムのトップページに戻る]